得到了电流源，下一步就是给电路设计一个合适的偏置电路。例如下面你设计了一个经典的折叠cascode的OTA，目前尾管和上下的共栅管都需要偏置，怎么做呢？
我们给管子做偏置，其实是在给它定电流和工作状态，而不是定电压。例如上面的M3管，我们之所以偏置它的原因在于我们不希望在PVT变化时，它的工作状态发生太大变化，希望它能一直起到共栅管该有的作用，这是我们在这里不惜浪费电压裕度做这层管子的意义，所以我们给到的VB2电压一定要能与M3跟上一起变化，例如M3的阈值变小了我们自然希望VB2也能跟着一起变化，希望M3的VOD能尽可能变化得小一些。那么就好办了，这不就是一直说的CM嘛，这就好办了。
尾电流管M0和M9、M10当然可以直接用之前做好的电流源sink或者source给它做最简单的CM，当然这样有时候也并不合适，系统失调很大的话CLM收不住了，我个人觉得最好的办法就是把VB2和VB1放在一起偏置比较好。那也好办，缺啥补啥，记住用CM偏而不是硬调电压偏这个总体原则就行。例如，尾管就用最普通的CM偏就行，最多串联一下二极管让VDS的系统失调小点，共栅管也类似，这样就几乎是一个支路生成一个偏置。
网上随便找了几个例子：
这个例子，电流source出来后，镜像给第二支路和第三支路，在第二支路上生成PMOS共栅管偏置VB2，在第三支路上借助已完成的PMOS共栅管偏置生成PMOS的共源管偏置VB1；然后用得到的支路二、支路三的电流source镜像给第四、第五支路，同样的道理，第五支路先生成NMOS共栅管偏置，再在第四支路上生成共源管偏置。如果又一个电流sink的话，那就是完全的一个支路生成一个偏置了。
\(Vod = \sqrt{\frac{2I}{\mu Cox(W/L)}}\)，根据计算得到Vod后，管子的电流和宽长比的比例是定值，这个是我们最基本的认识，所以偏置类似于CM的设计，跑多大电流给多大管子就行了。
这里根据个人经验，有个点是，先有共栅偏置生成再有共源管偏置生成，某次在设计的时候为了尽可能减小功耗少用了一路还是两路，静态下偏置依然是ok的，PVT也能跑过，但是给电源上电发现过冲很大，经过一圈Debug后来还是改回来了，上电问题就解决了。
这里有可以改进的地方是，共栅管的偏置那里，图里只用了两个管子串联，那么根据之前笔记对于cascode CM的讨论，这里串联的管子宽长比可能要设计得比较怪异，layout上要想能同意起来可能有点麻烦，所以个人感觉这里就用5个或者6个一样的管子串吧。
这个例子，非常明显的先拿到共栅管偏置再拿到共源管偏置，开门见山两条支路拿下VB1和VB2偏置，而且很明显地画了6个管子。下面VB4用了同样的方法偏置了，这几乎与上面的例子一样。但是多一路20μA在最右边，生成了VB3的偏置。这样做的原因在于，套筒式cascode结构，在输入对管上面有一对管子，如果VB3的电压恒定，那么如果输入共模高一点，我们说栅最多比漏高一个Vth，或者这个Vth小了一点呢，输入对管容易进入线性区。为了避免这样所以你的VB3设计得比较高，那输出摆幅又会减小。因此我们希望有个东西能感受到输入共模电平的变化，并且反馈给VB3，二者一起变化，VP点就是一个很好的点。用串联起来的二极管NMOS感受VP电压变化也就是输入共模电压变化，反馈给了VB3，这是一个好用的方案对于套筒偏置，一般叫它浮动偏置或者自举偏置（书上讲这里偏置电路一般取尾电流的1/5左右，不是这个例子给的约1/20）。很明显的是，依旧6个NMOS的串联去代替VGS+VOD电压。给到实例，最右边偏置电路串联NMOS最上面那个跟M3和M4匹配起来，跑多大电流给多大管子，下面的串5个或者6个都行。这里M9管子没有做成420μA有点小意外，毕竟这样400μA的尾管会让原有设计的两个200μA减小，我觉得最好还是直接设计成420μA。
会偏置这两种OTA之后，别的简单电路也大差不差吧，目前够用而已，遇到了再来回顾。