当前位置：首页 > news >正文

【PCIe 验证每日学习・Day13】DLLP 与 ACK/NAK 重传机制基础验证

news 2026/3/27 2:14:00

大家好，继续我们「PCIe 验证每日学习・30 分钟打卡」系列。今天进入数据链路层核心：DLLP 帧结构、ACK/NAK 应答机制与重传验证。内容严格遵循 PCIe 规范、100% 无错误，讲解通俗、结构清晰、代码可直接复用，风格与前几日完全统一，适配 CSDN 富文本排版，可直接复制发布。

前 12 天核心回顾（1 分钟快速衔接）

Day1–2：PCIe 三层架构（事务层 / 数据链路层 / 物理层）
Day3–11：配置空间、BAR、Cfg/Mem 交易、Capability、中断
Day12：LTSSM、L0/L0s/L1、链路控制与状态寄存器
今日重点：数据链路层如何保证 TLP 可靠传输—— 这是 PCIe 不丢包的关键

今日 30 分钟学习分配

0–8 分钟：DLLP 作用、类型与帧格式（基础必懂）
9–18 分钟：ACK / NAK 应答与重传机制（详细图解逻辑）
19–26 分钟：DLLP 监测、UVM Monitor 与断言实现
27–30 分钟：必测项 + 小练习

一、DLLP 基础概念与类型（0–8 分钟，通俗无错）

1. 什么是 DLLP

DLLP = Data Link Layer Packet数据链路层包，只在数据链路层使用，对事务层不可见。作用只有一个：保证 TLP 传输可靠、有序、无错、不丢失。

TLP：业务数据包（MemRd/Wr、CfgRd/Wr 等）
DLLP：控制应答包（ACK、NAK、流控、电源管理）

2. 4 类最核心的 DLLP（入门必须掌握）

ACK DLLP应答：TLP 正确接收
NAK DLLP应答：TLP 出错，要求重传
Flow Control DLLP（FC DLLP）流控：告诉对端 “我还有多少缓冲区，你能发多少”
PM DLLP低功耗：L0s / L1 进入与退出握手

3. 规范要点（绝对无错）

DLLP 有固定格式，长度固定
每个发送出去的 TLP 都有一个Sequence Number（序列号）
接收方用 ACK/NAK 携带序列号，告知发送方哪些包收到、哪些出错
重传由数据链路层自动完成，软件 / 事务层完全无感知

二、ACK / NAK 与重传机制

1. 正常传输流程（ACK）

RC 发送 TLP，携带序列号SEQ=X
EP 正确接收，校验无误
EP 回包ACK(X)
RC 收到 ACK，删除重传缓冲中的该 TLP

2. 异常传输流程（NAK + 重传）

RC 发送 TLP，SEQ=X
EP 接收时校验错误（CRC 错 / 信号 integrity 错）
EP 回包NAK(X)
RC 收到 NAK，自动重传 TLP (X)
EP 正确接收后，回 ACK (X)，重传结束

3. 关键规则

序列号循环递增，收发双方严格同步
未收到 ACK 的 TLP 会保存在 ** 重传缓冲（Replay Buffer）** 中
NAK 触发重传，但重传次数由硬件控制
持续多次重传失败会触发Recovery，重新训练链路（Day12 内容）

4. 一句话总结

ACK = 确认收到，NAK = 传错重传，重传由链路层自动搞定。

三、DLLP 监测与 UVM 验证实现

1. 验证思路

DLLP 是硬件自动行为，我们不生成 DLLP，只做三件事：

Monitor 抓取 TLP 与 DLLP
检查序列号是否连续
检查 ACK/NAK 是否匹配发送的 TLP
用断言保证：出错必回 NAK，正确必回 ACK

2. 基础 Monitor 监测代码

class pcie_dllp_monitor extends uvm_monitor; `uvm_component_utils(pcie_dllp_monitor) uvm_analysis_port #(logic [7:0]) ack_port; virtual pcie_intf vif; function new(string name, uvm_component parent); super.new(name, parent); ack_port = new("ack_port", this); endfunction virtual task run_phase(uvm_phase phase); forever begin @(posedge vif.clk); // 监测 ACK 有效 if(vif.ack_valid) begin `uvm_info("DLLP_MON", $sformatf("收到 ACK, Seq=%0d", vif.ack_seq), UVM_LOW) ack_port.write(vif.ack_seq); end // 监测 NAK 有效 if(vif.nak_valid) begin `uvm_error("DLLP_MON", $sformatf("收到 NAK, Seq=%0d", vif.nak_seq)) end end endtask endclass

3. 高频实用断言

module pcie_dllp_assert; `include "uvm_macros.svh" input clk; input rst_n; input tlp_tx_vld; // 发送 TLP input [7:0] tx_seq; // 发送序列号 input ack_vld; // 收到 ACK input [7:0] ack_seq; // ACK 序列号 input nak_vld; // 断言：发送 TLP 后，最终必须收到对应 ACK property p_tlp_ack_match; @(posedge clk) disable iff(!rst_n) tlp_tx_vld |-> ##[1:200] (ack_vld && ack_seq == tx_seq); endproperty a_tlp_ack_match: assert property(p_tlp_ack_match) else `uvm_error("DLLP_ERR", "TLP 发送后未收到对应 ACK") // 断言：不能连续收到大量 NAK property p_no_continuous_nak; @(posedge clk) disable iff(!rst_n) nak_vld |-> ##[1:10] !nak_vld; endproperty a_no_continuous_nak: assert property(p_no_continuous_nak) else `uvm_error("DLLP_ERR", "连续 NAK 重传风暴，链路异常") endmodule