第一次做蓝牙产品，从零开发（6）蓝牙主控芯片外围电路
我前面有写一章蓝牙射频的文章，可以和这章一块看看
HS，公众号：平凡灵感码头第一次做蓝牙产品，从零开发蓝牙芯片到底怎么选 | 嵌入式开发日志（3）蓝牙设备中的射频（RF）技术详解
我第一次接触杰理芯片，都会有一个感受：
“引脚很多，电路不复杂，但就是不知道为什么要这么连。”
甚至会产生几个典型疑问：
这些VBAT / VDDIO / RTCVDD到底有什么区别？
晶振、电感、电容都接了，但哪些是必须的，哪些是可选的？
RF、蓝牙、音频、ADC、MIC、电源，全挤在一颗芯片上，外围电路到底在保护什么？
这篇文章，我们就只围绕这上面杰理芯片的外围原理图，把它拆开来讲清楚。
一、先明确一个前提：这不是“参考设计”，而是“最小可量产结构”
很多人看杰理原理图，会下意识觉得：
“官方给的原理图，好像有点复杂？”
但你要知道，这种原理图并不是教学 Demo，而是已经考虑了：
电源稳定性
RF 射频完整性
音频噪声
低功耗待机
时钟可靠性
本质上，这是一个“能直接打板量产”的外围结构。
二、电源系统：为什么要分这么多 VDD？
VBAT —— 芯片的“总能源入口”
从图中可以看到：
VBAT直接接电池或主电源
电压范围较宽（典型 3.0V～4.2V）
VBAT 的作用只有一个：
给芯片内部的电源管理模块（PMU）供电
VBAT 不等于“芯片工作电压”，它只是能源入口
VDDIO —— IO 电平的基准电源
你会看到：
VDDIO外接 3.3V
周围有多颗去耦电容（0.1uF / 1uF）
VDDIO 决定的是：
GPIO 高电平是多少
SPI / UART / I²C 的电平兼容性
为什么要单独拉出来？
因为：
IO 翻转频繁
电流瞬态变化大
如果和内核电源混在一起，会引入噪声
这是典型的“数字电源隔离思想”
RTCVDD —— 为低功耗和时钟服务
RTCVDD 这一组，很多初学者会忽略，但实际上非常关键。
从标注可以看到：
RTCVDD 单独供电
外接 32.768kHz 晶振
电源可以在主电源掉电后仍然存在
它主要负责：
RTC 时钟运行
低功耗待机逻辑
掉电记忆、唤醒判断
这也是为什么 RTCVDD 通常要求干净、稳定，不能随便接
三、时钟系统：为什么要用 24M + 32.768k？
24MHz 主晶振：给“性能”用的
图中可以看到：
BT_OSC / BT_OSCI
外接 24MHz 晶振
两侧各接负载电容
这是整颗芯片的主时钟源，负责：
CPU 指令执行
蓝牙射频基带
外设高速逻辑
如果 24M 不稳定，芯片会出现：
蓝牙不稳定
程序跑飞
音频异常
32.768kHz 晶振：给“时间”和“功耗”用的
另一组是：
OSC32K / RTCIO
外接 32.768kHz 晶振
这颗晶振的意义在于：
超低功耗运行
睡眠 / 唤醒时间基准
RTC 精度保证
四、射频与天线：为什么这里电感、电容这么敏感？
你会看到：
FM_ANT
串联电感
到地的匹配电容
严格标注 NC / 可调
这说明什么？
这里是 RF 匹配网络，不是普通 GPIO
它的作用是：
匹配天线阻抗（通常 50Ω）
抑制杂散
提高发射效率
降低 EMI
为什么标注 NC？
因为：
天线、PCB、外壳不同
最终量产前需要实测调试
不是所有板子参数都一样
RF 区域：
不能乱改走线
不能随便加飞线
电感电容必须贴近芯片
五、音频部分：MIC、功放、偏置是怎么考虑的？
MIC_BIAS：不是普通电源
图中你能看到：
MIC_BIAS 通过电阻供电
下拉电容滤波
这是给驻极体麦克风用的偏置电源：
电压稳定
噪声要低
不能直接用 3.3V
否则会出现底噪、电流声
MIC 输入为什么要串电容？
这是为了：
隔直流
防止偏置冲突
只让交流语音信号进入 ADC
这是音频前端的基本规范设计
这个我想着大家工作一段时间的朋友应该都知道去耦电容：为什么几乎每个 VDD 都要贴？
每一颗：
0.1uF
1uF
它们的意义是：
抑制瞬态电流
防止电源塌陷
保证逻辑翻转稳定