例说FPGA：可直接用于工程项目的第一手经验【3.2】
14.5 IP核配置——SignalTap II配置
1.SignalTap II与功能概述
FPGA和FX2芯片之间的SlaveFIFO接口如图14-13所示，若针对这26个有效信号线（fx2_flagb和fx2_flagc信号线实际上并没有使用）使用传统的逻辑分析仪进行检测，恐怕连线的工作就要花费大半天，况且更痛苦的是我们的电路板上貌似还没有留出专门的测试点供连接，这就使得对这些信号的观察难上加难。
怎么办？FPGA的可编程特性此时将发挥出强大的优势，它甚至灵活到在线调试的手段都能够“可编程”为设计的一部分。在该例程中将通过FPGA器件内部例化一个In-System Logic Analyzer进行在线的板级调试。这个In-System Logic Analyzer有个很帅气的名字——“SignalTap II”。
如图14-14所示，在线逻辑分析仪内嵌在FPGA中，把PLL产生的时钟信号fx2_pclk作为采样时钟，与FX2连接的其他信号将作为被采样信号连接到在线逻辑分析仪中。通过JTAG线缆，我们在PC端的Quartus II中将会观察到这些信号的波形。
2.SignalTap II配置
①执行菜单Tools→SignalTap II Logic Ayalyzer命令。SignalTap II界面如图14-15所示。要完成一次在线调试，通常需要执行以下几个步骤。
·采样配置，选择在线逻辑分析仪的采样时钟，配置采样深度和采样模式。
·在Setup窗口中选择采样和触发信号，设定触发方式。
·保存当前的SignalTap II设置，回到Quartus II中重新编译工程。
·下载配置。
·在线运行设计，采集信号。
②我们先进行采样配置，如图14-16所示，点击Clock最后面的“…”按钮，打开Node Finder。在Node Finder的Named文本框中输入信号“fx2_pclk”并单击List按钮进行查找。此时将在“Nodes Found”下面出现fx2_pclk信号，将其加到右侧“Selected Nodes”的列表中，单击OK按钮完成采样时钟选择。
③如图14-17所示，我们可以继续配置采样深度和采样模式。
·采样深度（Sample depth）即一次采样的信号点数，虽然信号点数越多越好，但是也要看FPGA片内存储资源情况。由于我们一次传输的数据量只有256个，因此256个采样点足够了，为了多采样几个传输帧，我们可以设定采样深度为4K。
·针对存储类型（Storage qualifier），使用默认的Continuous即可。
·针对触发（Trigger）方式，选择连续（Sequential）的前触发条件（Pre trigger position）即可。用过哪怕只是示波器的读者也应该知道它们的含义了，这里就不再赘述。
④进入Setup页面，在Setup的空白处双击，便会弹出Node Finder窗口，如图14-18所示，我们可以设置“Named”为“*fx2_*”，并设置“Filter”为“Pins:all”，然后将FX2连接信号添加到右侧列表中。最后单击OK按钮完成添加。
⑤如图14-19所示，我们接着在刚添加的fx2_slcs_n信号上单击鼠标右键，在弹出菜单中选择触发条件为“Falling Edge”。
设定完成后，保存当前设置，命名为stp1.stp，接着将弹出如图14-20所示的提示，单击Yes按钮后，当前设置将生效，我们需要在Quartus II中重新执行一次编译。
3.SignalTap II在线调试
①配置好SignalTap II Logic Analyzer，并完成工程的重新编译后，如图14-21所示，首先确认USB-Blaster的连接，然后加载我们的下载配置文件，执行下载操作。