当前位置：首页 > news >正文

嘉立创PCB布线实战案例：基于EasyEDA的双层板设计

news 2026/3/27 1:19:59

从零开始搞定双层PCB：EasyEDA + 嘉立创实战全记录

你有没有过这样的经历？
辛辛苦苦画完原理图，信心满满导入PCB，结果一布线就“卡壳”——走线绕来绕去、电源噪声大、晶振不启振、USB通信时断时续……最后只能靠飞线救场。

别急，这几乎是每个硬件新手都会踩的坑。而问题的核心，往往不在芯片选型，也不在代码逻辑，而是PCB布局与布线出了问题。

今天我们就以一块基于STM32F103C8T6的最小系统板为例，带你完整走一遍从EasyEDA设计到嘉立创打样的全流程。不是照本宣科地讲工具按钮在哪，而是告诉你：为什么这样布？怎么避免翻车？哪些细节决定成败？

为什么选EasyEDA + 嘉立创这套组合？

先说结论：对于学生、创客和中小项目团队，EasyEDA + 嘉立创是目前最省心、最快、成本最低的硬件原型验证方案。

不用装软件：打开浏览器就能画板子；
元件库精准对接：直接调用立创商城封装，不怕“画了做不了”；
一键下单打样：Gerber都不用手导出，点几下就发工厂；
最快24小时收板：嘉立创的标准双层板效率拉满；
还能免费贴片：SMT服务甚至比自己焊还便宜。

这套生态链已经把“设计→制造”的门槛压到了地板上。关键是——它真的能做出稳定可用的板子，只要你懂规则。

双层板怎么布才靠谱？先搞清这几个底层逻辑

很多人以为布线就是“把线连通就行”，其实不然。布线的本质，是在有限空间内平衡电气性能、散热、EMC和可制造性（DFM）。

我们这块板子尺寸只有50×50mm，却要塞下MCU、电源、晶振、USB转串、下载接口、LED、按键……典型的中等密度设计。这种情况下，双层板完全够用，但必须讲究方法。

走线 ≠ 拉直线：你要的是“低阻抗路径”，不是“视觉简洁”

比如电源线，很多人随手画个0.2mm宽就算完事。但如果你给STM32供电的VDD路径又细又长，等效电感增大，轻则复位异常，重则运行崩溃。

经验法则：
- 数字电路普通信号线：≥0.2mm
- 电源主线（如3.3V主干）：≥0.5mm
- 大电流路径（>500mA）：≥1.0mm 或开窗加锡

这些不是玄学，是嘉立创的实际工艺能力允许的最小值。他们官网明确写着：常规线宽/间距支持0.15mm（6mil），但我们建议留点余量，按0.2mm来更保险。

过孔不是越多越好，也不是越少越好

双层板的灵魂在于“层间切换”。顶层走横线，底层走纵线，交叉处打过孔，这是基本操作。

但要注意三点：

过孔直径别太小：推荐外径0.6~0.8mm，孔径0.3~0.4mm。小于0.3mm钻孔良率下降，容易断孔。
GND多打几个没问题：地网络可以密集打过孔形成“地柱阵列”，降低回路阻抗，提升抗干扰能力。
关键信号尽量少换层：像晶振、差分对这类敏感信号，一旦换层就会引入额外寄生电感，破坏信号完整性。

实战第一步：布局定生死

老工程师常说一句话：“好布局解决80%的布线难题。” 真的没错。

我们的STM32最小系统包含多个模块：主控、电源、晶振、CH340、SWD接口、GPIO引出……如果一开始就乱放，后面根本没法布。

我们的布局策略如下：

模块	放置原则
STM32芯片	居中放置，方便四面走线
8MHz晶振	紧贴MCU的XTAL引脚，下方禁止任何走线
LDO电源	靠近VDD/VSS引脚群，缩短电源路径
CH340+USB部分	集中放在板边，便于连接外部设备
SWD下载口	放在一侧边缘，方便调试插拔
排针引出	四周均匀分布，避免后期接线打架

特别提醒：晶振底下一定要“净空”！不要有任何走线或铺铜穿过其正下方。否则电磁耦合会严重影响起振稳定性。

布线实战：关键信号优先，电源先行

进入布线阶段后，顺序很重要。不能想到哪连到哪，必须有策略。

第一步：先布电源和地

我见过太多人先把所有信号线连通再说，结果发现电源没地方走了，只能绕一大圈，最终导致压降严重。

正确的做法是：

用0.5mm以上宽度走3.3V主干；
所有GND引脚优先连接到底层的大面积铺铜；
在LDO输入输出端并联10μF陶瓷电容 + 100μF电解电容，就近摆放；
关键电源节点加去耦电容（0.1μF），离IC电源引脚越近越好。

⚠️ 小贴士：AMS1117这类LDO本身功耗高，如果输入电压7.2V以上，压差大，发热明显。除了加大散热铜皮外，建议在底部也铺铜并通过多个过孔导热。

第二步：处理高速/敏感信号

晶振布线要点：

使用顶层单独走线，长度尽量短；
两侧可打地过孔“夹住”晶振线路，形成简易屏蔽；
不与其他信号平行走线，尤其避开数字信号和电源线；
匹配电容靠近晶振引脚。

USB差分对（D+/D-）处理：

这是最容易出问题的地方之一。很多板子USB识别不稳定，多半是这里没做好。

D+ 和 D- 必须等长、平行、同层走线；
长度差控制在±0.127mm（5mil）以内；
走线宽度约0.2mm，间距保持恒定（建议0.2~0.3mm）；
可在外围加包地线，并每隔一定距离打地过孔（Guard Vias），减少串扰。

EasyEDA虽然没有专业的差分对等长调节功能，但你可以手动拉线时观察长度提示，微调蛇形走线补偿。

铺铜怎么搞？别一上来就全区域灌铜！

铺铜看似简单，实则暗藏玄机。很多人图省事，直接Top和Bottom都画个Polygon Pour连GND，结果反而引发新问题。

正确的覆铜姿势：

选择合适的连接方式：
- 对于普通数字地：使用“直连”（Solid），确保低阻抗；
- 对于大功率或需要焊接散热的焊盘：采用“花焊盘”（Thermal Relief），防止热量过度散失导致虚焊。
设置合理的避让距离：
- 与非GND网络保持至少0.3mm的安全间距；
- 特别注意高压区域、高频信号附近要设Keepout区。
上下层地要联通：
- 至少打4个以上的GND过孔分布在板子四角；
- 在电源模块、MCU周围加密打孔，形成“地网”。
不要覆盖敏感区域：
- 晶振正下方不铺铜；
- 差分对周围避免大面积铜皮造成容性耦合。

容易被忽视的“小细节”，往往是批量生产的“大雷点”

你以为布完线、铺完铜、检查无误就可以下单了？别急，还有几个致命细节必须确认：

✅ 泪滴（Teardrop）加了吗？

焊盘与走线连接处如果没有过渡，机械应力下容易断裂。尤其是手工焊接或多次拆卸时。

解决办法：在EasyEDA PCB设置中启用“Add Teardrops”。这个功能会让走线与焊盘之间形成平滑过渡，大幅提升可靠性。

✅ 阻焊桥保留了吗？

两个相邻焊盘之间如果阻焊层没了（即阻焊桥断开），回流焊时极易发生桥连短路。

嘉立创能做到的最小阻焊桥为0.13mm。因此，在SOP、QFP类封装布线时，务必保证焊盘间距足够，或者手动调整走线角度避免削盘。

✅ 丝印清晰吗？极性标清楚了吗？

所有极性元件（如电解电容、二极管、电源输入口）必须标注正负；
元件位号（R1, C2, U3…）清晰可见，字体大小建议≥1mm；
板子版本号、日期、公司Logo等信息可加在空白区域，方便追溯。

✅ 边距合规吗？

所有走线、焊盘、铺铜距离板边至少留0.5mm安全距离，防止V-cut或铣槽切割时损伤线路。

DRC不只是走形式，它是你的最后一道防线

在EasyEDA里点击【Design】→【Design Rule Check】，系统会自动扫描以下项目：

最小线宽是否达标
线距是否满足要求
是否存在未连接的网络
过孔是否太小
是否有重叠元件

每次修改后都要重新跑一次DRC！

虽然EasyEDA不开放API，但我们可以借鉴编程思维来做“自动化审查”。比如下面这段伪代码，其实就是DRC逻辑的直观体现：

def run_drc_check(tracks, vias, pads): errors = [] for track in tracks: if track.width < 0.15: errors.append(f"【警告】走线过窄: {track.net} ({track.width}mm)") if track.clearance_min < 0.15: errors.append(f"【错误】间距不足: {track.net}") for via in vias: if via.drill_size < 0.3: errors.append(f"【风险】过孔孔径太小: {via.id}") for pad in pads: if pad.solder_mask_bridge_width < 0.13: errors.append(f"【隐患】阻焊桥过窄: {pad.name}") return errors

你看，这不就是一份可执行的设计规范吗？将来哪怕换工具，这套检查逻辑依然适用。

打样前最后一步：生成Gerber & 下单嘉立创

一切就绪后，导出Gerber文件：

点击【File】→【Fabrication Outputs】→【Gerber/X2】；
确保包含以下图层：
- Top Copper
- Bottom Copper
- Top Solder Mask
- Bottom Solder Mask
- Top Silkscreen
- Bottom Silkscreen
- Drill File (Excellon)
- Board Outline
打包成ZIP上传至 LCSC.com → “PCB订单”页面；
选择层数、板材、阻抗、数量、是否需要SMT贴片；
提交，坐等收货。