F28034 DSP实战：EPWM模块配置全解析（附寄存器操作指南）

F28034 DSP实战：EPWM模块寄存器级配置与工业应用技巧

在电机控制、数字电源和工业自动化领域，精确的PWM波形生成是核心需求。TI的F28034 DSP凭借其增强型PWM（EPWM）模块，为工程师提供了灵活的波形控制能力。本文将深入剖析如何通过直接操作寄存器实现EPWM的精准控制，结合示波器实测波形，展示从基础配置到高级同步技巧的全套实战方案。

1. EPWM模块架构与寄存器地图

F28034的EPWM模块由时基(TB)、计数比较(CC)、动作限定(AQ)和死区(DB)四个功能单元构成，每个单元通过专用寄存器实现精细控制。理解这些寄存器的协同工作机制是精准配置的前提。

关键寄存器组及其功能对应关系：

提示：所有寄存器地址均相对于EPWM模块基地址，例如EPWM1的TBCTL实际地址为0x6800 + 0x0000

寄存器访问的C语言示例：

// 直接寄存器操作配置EPWM1 EPwm1Regs.TBCTL.bit.CTRMODE = 2; // 设置为增减计数模式 EPwm1Regs.TBPRD = 1000; // 设定周期值为1000个TBCLK EPwm1Regs.CMPA.half.CMPA = 300; // 设置比较点A为300（占空比30%） EPwm1Regs.AQCTLA.bit.ZRO = 2; // 计数器归零时置高 EPwm1Regs.AQCTLA.bit.CAU = 1; // 增计数匹配CMPA时置低

2. 时基模块的精密控制策略

时基模块作为EPWM的"心脏"，其配置直接影响波形频率和相位特性。通过TBCTL和TBPRD寄存器的组合配置，可实现多种工业级PWM需求。

2.1 计数模式与频率计算

F28034支持三种基本计数模式，每种模式产生不同的波形特性：

1. 增计数模式（TBCTL.CTRMODE=1）

   • 波形特征：单边不对称PWM
   • 频率公式：$f_{PWM} = \frac{f_{TBCLK}}{(TBPRD+1)}$
   • 适用场景：普通开关电源、LED调光

2. 减计数模式（TBCTL.CTRMODE=3）

   • 波形特征：单边不对称PWM（相位反向）
   • 频率公式同增计数模式
   • 适用场景：特定拓扑的逆变器控制

3. 增减计数模式（TBCTL.CTRMODE=2）

   • 波形特征：中心对称PWM
   • 频率公式：$f_{PWM} = \frac{f_{TBCLK}}{2 \times (TBPRD+1)}$
   • 适用场景：电机驱动、高频逆变器（降低谐波）

实测配置案例：

// 配置100kHz中心对称PWM（系统时钟60MHz） EPwm1Regs.TBCTL.bit.HSPCLKDIV = 0; // 高速时钟不分频 EPwm1Regs.TBCTL.bit.CLKDIV = 0; // 时钟预分频1:1 EPwm1Regs.TBCTL.bit.CTRMODE = 2; // 增减计数模式 EPwm1Regs.TBPRD = 299; // 60MHz/(2*300)=100kHz

2.2 同步机制与相位控制

多EPWM模块的同步对三相系统至关重要，TBPHS寄存器和同步信号配置是关键：

实现步骤：

1. 配置主模块为同步信号源（TBCTL.SYNCOSEL）
2. 设置从模块的相位偏移值（TBPHS）
3. 启用从模块的相位加载（TBCTL.PHSEN=1）
4. 启动同步脉冲（主模块产生SYNCOUT）

// 配置EPWM2滞后EPWM1 90度（假设TBPRD=400） EPwm2Regs.TBCTL.bit.PHSEN = 1; // 启用相位加载 EPwm2Regs.TBPHS = 100; // 90度相位差(400/4) EPwm2Regs.TBCTL.bit.SYNCOSEL = 0; // 同步源来自EPWM1

注意：同步时需确保所有模块的TBCLK分频设置一致，否则会导致相位漂移

3. 占空比精确调节与动作限定

通过CMPA/CMPB和AQ模块的配合，可实现多种输出波形生成策略，满足不同功率拓扑需求。

3.1 占空比动态调整技术

基础占空比公式：

• 增计数模式：$Duty = \frac{CMPA}{TBPRD+1} \times 100%$
• 增减计数模式：$Duty = \frac{2 \times CMPA}{TBPRD+1} \times 100%$

高级应用技巧：

• 影子寄存器机制：通过CMPCTL.SHDWAMODE控制CMPA更新时机，避免波形畸变
• HRPWM高分辨率：使用CMPAHR实现ps级精度（需配置HRMSTEP寄存器）

// 动态调整占空比示例（保护机制） if(new_duty < MAX_DUTY) { EPwm1Regs.CMPA.half.CMPA = (uint16_t)(new_duty * EPwm1Regs.TBPRD / 100); while(EPwm1Regs.CMPA.half.CMPAHR != 0); // 等待高分辨率部分清零 }

3.2 动作限定模块的灵活配置

AQ模块通过事件-动作映射实现复杂波形：

典型事件-动作组合：

• CTR=PRD（周期匹配）：常用于复位输出
• CTR=ZERO（零值匹配）：常用于置位输出
• CTR=CMPA（比较匹配）：改变输出状态

三相逆变器配置示例：

// A路PWM配置（上管控制） EPwm1Regs.AQCTLA.bit.ZRO = 2; // 计数归零时置高 EPwm1Regs.AQCTLA.bit.CAU = 1; // 增计数匹配CMPA时置低 EPwm1Regs.AQCTLA.bit.CAD = 1; // 减计数匹配CMPA时置低 // B路PWM配置（下管控制，互补输出） EPwm1Regs.AQCTLB.bit.PRD = 1; // 周期匹配时置低 EPwm1Regs.AQCTLB.bit.CBU = 2; // 增计数匹配CMPB时置高 EPwm1Regs.AQCTLB.bit.CBD = 2; // 减计数匹配CMPB时置高

4. 死区时间与故障保护实战

死区时间是防止桥臂直通的关键，DB模块提供可编程的死区生成机制。

4.1 死区参数计算与配置

死区时间公式：$t_{dead} = \frac{DBRED + DBFED}{f_{TBCLK}}$

其中：

• DBRED：上升沿延迟值（DBRED寄存器）
• DBFED：下降沿延迟值（DBFED寄存器）

典型配置流程：

1. 确定所需死区时间（如500ns）
2. 计算寄存器值：$DBRED = DBFED = t_{dead} \times f_{TBCLK} / 2$
3. 配置极性（DBCTL.POLSEL）

// 配置500ns死区（TBCLK=60MHz） EPwm1Regs.DBRED = 15; // 500ns/(1/60MHz)/2 = 15 EPwm1Regs.DBFED = 15; EPwm1Regs.DBCTL.bit.OUT_MODE = 3; // 使能双边沿延迟 EPwm1Regs.DBCTL.bit.POLSEL = 2; // A路正常，B路反向

4.2 故障保护联动机制

F28034的TZ模块可与EPWM无缝配合实现硬件级保护：

关键配置点：

• TZCTL：定义故障触发时的动作（高阻/强制低）
• TZSEL：选择故障触发源（外部引脚/内部比较器）
• TZEINT：使能故障中断

// 配置故障保护（过流保护） EPwm1Regs.TZSEL.bit.OSHT1 = 1; // 启用故障源1 EPwm1Regs.TZCTL.bit.TZA = 2; // 故障时A路强制低 EPwm1Regs.TZCTL.bit.TZB = 2; // 故障时B路强制低 EPwm1Regs.TZEINT.bit.OST = 1; // 使能一次性故障中断

在电机驱动项目中，合理配置EPWM模块的同步机制和死区时间，配合示波器实测调整，可获得稳定可靠的驱动波形。实际调试中发现，当开关频率超过100kHz时，需特别注意比较寄存器更新时序对波形的影响。