当前位置：首页 > news >正文

异步串行通信及UART硬件工作机制

news 2026/3/26 18:15:31

异步串行通信原理

外设电路根据波特率在相应的时间点对引脚上的电平进行采样，并根据采样结果将电平信号转化为相应的数字值（也就是0或1），并且填充到相应的寄存器。这样一个过程就是物理信号转化成数字信号的过程。

提出有关问题

既然是通过约定的波特率来进行采样，如果通信双方系统晶振有误差，随着通信的进行，那么采样点就会偏移，甚至产生错位，导致乱码？

答：对于uart通信来说，一般会有起始位，数据位和停止位这样几个阶段。其中，起始位为低电平，终止位位高电平。正常在空闲时，信号线处于高电平，当一个字节开始发送时，会先发送一个起始位（由硬件自动产生），这时候信号线电平被拉低，接收方uart电路检测到一个下降沿，标志着数据要来了，然后8个比特的数据位发送完成后，再发送一个终止位将信号线拉高，代表一个字节的数据发送完毕。由于每次发送一个字节都会有一个起始位和终止位进行同步，那么整个误差就不会随着通信时间而累加。

如何减少采样时，信号线上电平浮动的干扰？

答：一般电路会在一个位时间的中间点进行采样。通过在一个位时间内进行多次采样，取中间几次的采样结果作为最终结果，这样的技术成为过采样。一般有8倍或者16倍过采样。

采样时core会参与吗？

答：采样时只有uart硬件电路在工作，内核不参与。只有拿数据的时候，内核才参与，也可以让DMA去搬数据。比喻：硬件电路（USART 外设）：它像是一个勤劳的前台助理。它不停地盯着 RX 引脚（采样、计数、校验、打包装箱）。在数据没攒够一个“字长”之前，它绝对不会去打扰 Core。中断控制器（NVIC）：它像是一个门铃。当外设助理把数据装好盒（RXNE=1）并按响门铃时，Core 才会停下正在处理的复杂算法（比如 PID 控制或 UI 刷新）。Core（处理器核心）：它只负责**“决策”**。进中断后，Core 只需执行一条指令data = RDR，拿走结果，然后继续干大事。这就是为什么“外设”存在的意义：把高频、机械、实时的物理层动作固化在逻辑电路里。