为什么RTL总是姗姗来迟？

芯片研发有个普遍现象：项目计划里给设计、验证、后端各分配了几个月时间，但实际执行时，设计总要拖到最后才交付稳定的RTL。验证和后端拿到代码时，留给他们的时间已经不多了。

假设一个芯片项目总共12个月。项目计划书上写得很清楚：前端设计4个月，验证4个月，后端实现4个月。看起来很合理，三个阶段并行推进。

但实际情况是这样的：

设计团队在第1个月完成了架构设计，第2个月写完了主要模块的RTL。项目管理系统里显示"设计进度75%"。验证团队开始搭建环境，后端团队也开始准备综合脚本。