FPGA实战：从零构建一个带闹钟与动态显示的数字时钟系统

1. 项目背景与需求分析

第一次接触FPGA数字时钟项目时，我盯着开发板上闪烁的数码管发呆了半小时——这玩意儿到底是怎么把二进制数变成人类能看懂的时间显示的？后来才发现，用Verilog在FPGA上实现数字时钟，就像搭积木一样有趣。这个项目不仅能巩固数电知识，还能让你真正理解硬件描述语言是如何"变成"实际电路的。

我们要做的可不是普通电子表，而是具备这些实用功能的完整系统：

• 基础计时：24小时制，带秒、分、时显示
• 智能闹钟：可设置具体时间，到点播放音乐提醒
• 人性化校时：通过按键调整时间
• 动态显示：八位数码管无闪烁轮显
• 频率可选：支持1Hz/500Hz/5kHz三种时钟速度

你可能想问：为什么非要用FPGA？我用单片机不是更简单吗？去年帮学生调试项目时就遇到过这个问题。FPGA的并行处理特性让动态扫描显示更加稳定，而且硬件可编程的特性允许我们随时修改功能模块。比如后来新增的"整点报时"功能，只花了半小时就集成进去了。

2. 硬件架构设计

2.1 顶层模块划分

整个系统像乐高玩具一样由多个功能模块拼接而成。这是我调试过三版之后的最优架构：

+---------------+ | 50MHz晶振 | +-------┬-------+ | +-------▼-------+ | 分频模块 | +-------┬-------+ | +---------------+---------------+ | | | +-------▼-------+ +-----▼-----+ +-------▼-------+ | 时钟计数器 | | 闹钟设置 | | 动态显示控制 | +-------┬-------+ +-----┬-----+ +-------┬-------+ | | | | +-------▼-------+ | | | 比较模块 | | | +-------┬-------+ | | | | | +-------▼-------+ | | | 音乐发生器 | | | +-------┬-------+ | | | | +-------▼---------------▼-------▼-------+ | 八位数码管 | +---------------------------------------+

2.2 关键模块选型

分频芯片的选择让我栽过跟头。最初用纯Verilog写的分频器总是出现毛刺，后来改用74390这种现成计数器芯片，稳定性立刻提升。建议新手可以这样搭配：

• 基础计时：74390模60计数器（秒/分） + 模24计数器（时）
• 动态扫描：74138译码器做位选
• 数码驱动：7448 BCD-7段译码器

3. 核心模块实现细节

3.1 分频模块的坑与解决方案

开发板上的50MHz晶振需要分频成1Hz信号驱动时钟。看似简单的需求，我却在实验室熬了两个通宵。问题出在分频系数的计算上：

// 错误示范：直接计数器累加 always @(posedge clk_50M) begin if(cnt == 50_000_000) cnt <= 0; else cnt <= cnt + 1; end

这种写法会导致综合后资源占用过高。正确的做法是级联分频：

// 先分频到1kHz reg [15:0] cnt1; always @(posedge clk_50M) begin if(cnt1 == 50_000) begin cnt1 <= 0; clk_1k <= ~clk_1k; end else cnt1 <= cnt1 + 1; end // 再分频到1Hz reg [9:0] cnt2; always @(posedge clk_1k) begin if(cnt2 == 500) begin cnt2 <= 0; clk_1 <= ~clk_1; end else cnt2 <= cnt2 + 1; end

3.2 动态显示防闪烁技巧

八位数码管同时显示会占用太多IO口，动态扫描是必选方案。但新手常遇到两个问题：

1. 显示闪烁（刷新率太低）
2. 亮度不均（占空比不一致）

这是我优化后的扫描驱动代码：

// 200Hz扫描频率（每位数码管显示时间5ms） parameter SCAN_FREQ = 200; reg [2:0] scan_cnt; always @(posedge clk_scan) begin scan_cnt <= (scan_cnt == 7) ? 0 : scan_cnt + 1; end // 位选信号生成 always @(*) begin case(scan_cnt) 0: dig_select = 8'b11111110; 1: dig_select = 8'b11111101; // ...省略中间6位 7: dig_select = 8'b01111111; endcase end // 段选数据同步 always @(posedge clk_scan) begin case(scan_cnt) 0: seg_data = hour_ten; 1: seg_data = hour_one; // ...其他位 endcase end

实测发现，扫描频率保持在200Hz以上，占空比控制在1/8时，显示效果最稳定。

4. 闹钟功能实现

4.1 时间比较的优雅写法

闹钟功能的核心是比较当前时间与设定时间。我见过最暴力的写法是：

if((h_alarm==h_now) && (m_alarm==m_now) && (s_alarm==s_now)) alarm_out = 1; else alarm_out = 0;

这种写法不仅啰嗦，而且比较信号容易产生毛刺。后来我改用位拼接+全等比较：

wire [15:0] current_time = {hour, minute}; wire [15:0] alarm_time = {alarm_h, alarm_m}; assign alarm_out = (current_time == alarm_time) && (second == 0);

4.2 音乐发生器设计

用FPGA播放音乐其实很简单，本质就是不同频率的方波交替输出。我建了个音符频率表：

// 中央C调各音符频率（单位：Hz） parameter C4 = 262; parameter D4 = 294; parameter E4 = 330; // ...其他音符省略 // 音乐数据存储 reg [15:0] music [0:31] = { E4, E4, F4, G4, G4, F4, E4, D4, // 小星星片段 // ...其他音符 }; // 音符切换控制 always @(posedge clk_1) begin if(music_cnt < 31) music_cnt <= music_cnt + 1; else music_cnt <= 0; end // PWM生成 always @(posedge clk_50M) begin if(pwm_cnt >= music[music_cnt]) pwm_cnt <= 0; else pwm_cnt <= pwm_cnt + 1; speaker_out = (pwm_cnt < (music[music_cnt]>>1)); end

注意要给蜂鸣器加驱动三极管，直接IO口驱动会声音很小。

5. 调试经验与优化技巧

5.1 按键消抖的三种实现方式

机械按键抖动是数字系统的天敌。我对比过三种消抖方案：

1. 硬件RC滤波：成本低但占用PCB空间
2. 触发器级联：经典方案，占用逻辑资源少

   always @(posedge clk_1k) begin key_reg <= {key_reg[1:0], key_raw}; if(key_reg[2:1]==2'b01) key_out <= 1; else key_out <= 0; end

3. 计数器延时：最灵活可控

   always @(posedge clk_1k) begin if(key_raw != key_stable) begin cnt <= cnt + 1; if(cnt == 20) begin // 20ms消抖 key_stable <= key_raw; cnt <= 0; end end else cnt <= 0; end

实测第三种方案在FPGA上表现最好，抖动误触发率低于0.1%。

5.2 数码管显示优化

早期版本会出现"鬼影"现象，即关闭的数码管仍有微弱亮光。解决方法是在段选信号变化前先关闭所有位选：

always @(posedge clk_scan) begin dig_select <= 8'b11111111; // 先关闭显示 #1; // 等待1个时钟周期 case(scan_cnt) 0: begin seg_data <= hour_ten; dig_select <= 8'b11111110; end // ...其他位 endcase end

这个1个周期的延迟让MOS管有足够时间完全关断，消除残影效果显著。

6. 系统集成与测试

6.1 功能测试流程

建议按这个顺序验证：

1. 分频模块：用示波器检查各频率输出
2. 计数器模块：单独测试秒/分/时进位
3. 显示模块：确认8位数码管都能正常点亮
4. 闹钟模块：设置特定时间触发音乐
5. 按键功能：校时、清零等操作

6.2 常见问题排查

遇到数码管显示乱码时，按这个步骤检查：

1. 确认7448译码器的LT、RBI引脚已接高电平
2. 检查段选信号是否与数码管共阴/共阳匹配
3. 测量位选信号电压是否足够（一般要>2V）
4. 观察扫描时序是否符合预期

时钟走时不准通常是分频系数计算错误导致的。可以用这个公式校验：

实际频率 = 晶振频率 / (分频系数 × 2)

比如50MHz晶振要分频到1Hz，分频系数应该是25,000,000。