当前位置：首页 > news >正文

CMOS开关参数提取实战：从BSIM模型到RC等效网络

news 2026/3/27 1:13:23

1. 为什么我们需要把BSIM模型“翻译”成RC网络？

做射频开关设计的朋友，尤其是刚入行的工程师，估计都经历过这样的场景：PDK里提供的晶体管模型，比如BSIM模型，仿真起来确实准，但每次看那一大堆S参数曲线，总觉得有点“隔靴搔痒”。模型很强大，能覆盖从直流到高频的各种复杂情况，但它就像个黑盒子，里面成百上千个参数和复杂的物理公式，让我们很难直观地理解晶体管在开关状态下，到底哪些部分在“拖后腿”。

我自己刚开始做开关设计时也这样，仿真结果告诉我性能不达标，但到底是导通电阻太大了，还是关断电容惹的祸？心里没底，只能凭感觉去调整晶体管的尺寸（W/L），试来试去，效率很低。后来，我的导师扔给我一篇论文，说：“别老盯着S参数曲线看，试试把晶体管等效成几个电阻电容的组合，你会看得更清楚。” 这就是我们今天要聊的核心：将复杂的BSIM模型简化为直观的RC（电阻-电容）等效网络。

这个“翻译”过程，我们称之为参数提取。它的目的非常直接：把晶体管在“开”（导通）和“关”（关断）两种状态下，对我们电路性能影响最大的那些寄生效应，用最简单的集总元件（电阻、电容、电感）给“拎”出来。

这么做的巨大好处是什么呢？

直观理解：你一眼就能看出，导通时主要是一个电阻（Ron）在消耗能量造成损耗，关断时主要是几个电容（Coff）在泄漏信号影响隔离度。设计目标立刻变得清晰：减小Ron，减小Coff。
快速估算：一旦你知道了单个晶体管的Ron和Coff与栅宽（W）的关系，你就能快速估算出不同尺寸晶体管的大致性能，甚至在画版图前就能对电路架构做出评估，大大节省迭代时间。
模型验证：自己提取出的RC等效模型，可以和PDK的BSIM模型在相同条件下仿真对比。如果两者S参数在目标频段内吻合得很好，那不仅证明了提取的准确性，也加深了你对器件物理行为的理解，这种信心是单纯依赖黑盒模型无法给予的。

所以，参数提取绝不是纸上谈兵，它是连接工艺模型（PDK）与电路设计直觉的一座关键桥梁。下面，我就手把手带你走一遍这个提取流程，分享一些我踩过坑才总结出来的实用技巧。

2. 实战准备：理解模型与搭建仿真环境

2.1 认识我们的“解剖对象”：BSIM模型与开关晶体管

在动手之前，我们得先搞清楚要“解剖”的是什么。PDK里提供的通常是基于BSIM（Berkeley Short-channel IGFET Model）内核的紧凑模型。它非常精确，但正如前面所说，它太复杂了。对于射频开关中的MOSFET，它通常工作在深度线性区（导通）或深度截止区（关断），而不是放大区。这使得它的行为更像一个受电压控制的可变电阻/电容，而不是一个放大器。

因此，我们的等效模型目标也就明确了：

导通状态：等效为一个电阻（Ron）为主，再并联上一些很小的寄生电容。
关断状态：等效为源、漏、栅端口之间的电容网络（Coff）。

这里要注意一个关键点：PDK提供的往往是裸管（Intrinsic Device）模型。这意味着它不包含连接晶体管源、漏、栅的那些金属走线带来的寄生电阻和电感。我们提取的是晶体管自身的核心寄生参数，版图走线带来的寄生需要后续单独评估或通过EMX等工具提取，这是两个层面的问题，别搞混了。

2.2 仿真环境搭建与晶体管选取

工欲善其事，必先利其器。你需要一个电路仿真器，Cadence Virtuoso ADE (Spectre) 是业界最常用的选择。我们所有的参数提取都基于S参数仿真进行。

首先，在原理图里放上你要研究的晶体管。这里有一个重要的选择：通常我们会选择工艺库中的“厚栅（Thick-Gate）氧化物”晶体管来制作射频开关。原因很简单，厚栅晶体管的栅极击穿电压更高，能承受更大的射频信号摆幅，可靠性更好。而“薄栅”晶体管一般用于核心数字或模拟电路，追求速度。

假设我们选取一个典型的SOI工艺晶体管：

栅长（L）：0.32 μm （通常由工艺决定，我们一般不轻易改动）
单指栅宽（Wf）：10 μm （一个栅指的长度）
栅指数（nf）：2 （相当于两个10μm宽的晶体管并联）
总栅宽（W）：Wf × nf = 20 μm

我们以这个尺寸的晶体管为例进行提取。记住，最终我们要得到的是Ron、Coff与总栅宽W的关系，所以可能需要提取一系列不同nf（如2, 4, 6, 8）的晶体管数据。

在仿真前，设置好正确的直流偏置点：

导通状态：栅极电压（Vg）给一个高于阈值电压的正压（例如1.8V），源漏电压（Vd, Vs）为0V（保证工作在深线性区）。
关断状态：栅极电压给一个负压或零压（例如-2.1V或0V），源漏电压为0V。使用负栅压可以更好地关断器件，提升隔离度，这也是很多高性能开关的做法。

3. 第一步：提取导通状态（Ron）的RC等效模型

晶体管导通时，沟道形成，主要呈现电阻特性。但实际的等效模型并非一个理想的电阻。我们来看一个更完整的等效电路图（对应原文图4-2）：

Rg Gate o---/\/\/\---o | | Cgs | Source o----/\/\/\/----o Drain Rc Lc | | Cds | | --- Cgd | Bulk/Body (通常接地或接固定电位)

解释一下各个元件：

Rg：栅极多晶硅电阻。这是实实在在的物理电阻，电流流过栅极时会产生损耗。
Cgs, Cgd：栅源、栅漏覆盖电容和边缘电容。它们在高频时会分流信号。
Rc：这就是我们最关心的导通电阻Ron。它代表了沟道的电阻值。
Lc：沟道电感。这个值通常非常小（在pH级别），但在很高频率下（比如毫米波）其影响会显现。
Cds：漏源之间的寄生电容，主要由结电容和扩散区电容构成。

我们的任务就是通过仿真，把这些元件的值一个个“算”出来。

3.1 提取Rc（Ron）和Lc

我们搭建第一个仿真电路：将晶体管的源、漏、体端子都接地，栅极也接直流偏置（如1.8V）使其导通。然后，在漏极（Drain）端口施加一个端口（Port），进行S参数仿真。这个设置下，从漏极看进去的阻抗主要就是由Rc、Lc和Cds的串联网络构成。

核心技巧在于对仿真数据的后处理。我们不是直接看S参数，而是将其转换为Y参数（导纳参数），然后利用公式推导。

具体操作步骤如下：

在ADE中完成S参数仿真（频点从低频，比如100MHz，扫到目标频率，例如20GHz）。
在结果浏览器中，使用计算器（Calculator）获取Y参数矩阵。我们特别关注Y12（从端口2到端口1的转移导纳）。
计算一个新的量：-1 / real(Y12)。根据小信号模型推导，这个量在低频时（忽略电容的影响）近似等于Rc + (ω² * Lc²) / Rc。看，它和频率的平方（ω²）成线性关系！
在仿真结果图中，绘制-1 / real(Y12)相对于(2πf)²的曲线。在低频段选取两个数据点（比如在1GHz和2GHz处）。
通过这两个点，可以拟合出一条直线。这条直线的截距（b1）就是Rc，而斜率（a1）等于 Lc² / Rc。由此可以轻松解出Rc和Lc。

假设我们选取的两个点算出来： 截距 b1 = 36.383 Ω --> Rc = 36.383 Ω 斜率 a1 = 3.07e-26 --> Lc = sqrt(a1 * Rc) = sqrt(3.07e-26 * 36.383) ≈ 33.43 pH

看，我们一下子就拿到了核心参数Ron（36.38Ω）和沟道电感（33.43pH）。电感值很小，证实了在10GHz以下其影响通常可以忽略，但提取出来能让模型更完整。

3.2 提取寄生电容Cds, Cgs, Cgd

有了Rc和Lc，接下来提取电容就简单多了。

提取Cds：

利用公式Imag(Y11 + Y12) / ω（其中Y11是输入导纳）。推导表明，这个量在低频时近似等于Cds + 其他小量。
绘制Imag(Y11+Y12)/ω相对于频率ω的曲线。在低频段，曲线会趋于一个平坦值，这个值就是Cds。
直接从曲线上读取低频值，或者用低频两点计算斜率得到。实测下来，Cds大约在23.25 fF（飞法）量级。

提取Cgs和Cgd：由于我们的晶体管在导通偏置下是对称的（Vd=Vs=0V），所以理论上Cgs = Cgd。我们只需提取其中一个。

利用公式Imag(Y11 + Y12)。推导表明，它近似等于ω * (Cgs + Cgd)。
绘制Imag(Y11+Y12)相对于ω的曲线。在低频段，这是一条过原点的直线。
计算这条直线的斜率a2，那么Cgs + Cgd = a2。由于对称，Cgs = Cgd = a2 / 2。
实测得到斜率后，计算得到每个电容约为17.3 fF。

3.3 提取栅极电阻Rg

栅电阻Rg的提取需要稍微改变一下仿真设置。我们需要将源、漏、体端子短路并连接到一个端口，栅极接偏置并连接到另一个端口。这样，从栅极看进去的阻抗主要就是Rg串联Cgs和Cgd（到地）。

搭建新的仿真原理图，进行双端口S参数仿真。
获取Z参数（阻抗参数），我们关注Z11（输入阻抗）。
计算real(Z11)。在低频段，real(Z11)的值就直接等于栅极电阻Rg。因为低频下电容的阻抗很大，相当于开路。
从仿真曲线上直接读取低频段的平台值，即可得到Rg，实测大约为75.789 Ω。

至此，导通状态下的所有寄生元件都提取完毕了！我们得到了一个包含Rg, Rc(Ron), Lc, Cgs, Cgd, Cds的完整RC等效模型。

4. 第二步：提取关断状态（Coff）的RC等效模型

晶体管关断时，沟道消失，Rc趋于无穷大（开路）。此时，器件主要呈现为三个端口（G, D, S）之间的电容网络。由于Rg是物理电阻，与偏置无关，所以关断模型中的Rg值可以直接沿用导通时提取的75.789 Ω。

关断模型的等效电路简化为一个π型电容网络：

Cgd Gate o----||----o Drain | | Cgs Cds | | Source o---------o

我们需要提取Cgs, Cgd, Cds在关断状态下的值。注意，此时由于栅压为负，耗尽区变宽，这些电容值会比导通时小很多，这正是开关获得高隔离度的关键。

4.1 提取关断下的Cgs和Cgd

仿真设置：栅极加负压（如-2.1V），源漏接地。在漏极加端口进行S参数仿真。

与导通时类似，我们利用Y参数。推导公式为：Imag(Y11) / ω ≈ Cgs + Cgd。
绘制Imag(Y11)/ω相对于ω的曲线。在低频段取平坦值。
同样，由于结构对称（Vd=Vs=0V），我们认为Cgs = Cgd。因此，从曲线上读取的值除以2，就得到各自的电容值。
实测发现，关断时这个值很小，大约在7.753 fF每个。相比导通的17.3fF，减小了一半以上，效果显著。

4.2 提取关断下的Cds

关断时，漏源之间的电容Cds主要由反偏的PN结电容构成，其值非常小。

利用公式Imag(Y12) / ω ≈ -Cds。
绘制-Imag(Y12)/ω相对于ω的曲线。
在低频段读取其值，实测大约只有0.51 fF。这个极小的电容是保证关断状态下信号从漏极泄漏到源极（或反之）非常少的关键，直接决定了开关的隔离度性能。

至此，关断状态的模型参数也全部提取完成。可以看到，关断模型的核心就是三个小电容。

5. 第三步：模型验证与核心指标——品质因数（FOM）

5.1 验证等效模型的准确性

参数提取得对不对，不能我们自己说了算，必须和“金标准”——原始的PDK BSIM模型进行对比验证。

验证方法：

在原理图中，用提取出来的R、C、L元件，搭建出我们推导出的导通和关断等效电路。
在完全相同的偏置条件和端口设置下，分别对原始晶体管模型和我们的RC等效电路模型进行S参数仿真。
对比两者的S参数曲线，重点是S11（回波损耗）和S21（插入损耗/隔离度）的幅度和相位。

我的实测经验：

在导通状态下，从直流到10GHz，等效模型和BSIM模型的S11和S21曲线几乎完全重合。这说明在射频开关的主要工作频段内，我们的RC模型完美地复现了晶体管导通时的电阻特性。
在关断状态下，同样在10GHz范围内，两者的S21（隔离度）曲线吻合得非常好。这证明我们用简单的π型电容网络来模拟关断态是足够准确的。

这个验证步骤至关重要。它不仅能给你信心，确保提取过程无误，更重要的是，它证明了在开关电路设计的初期，用这个简化的RC模型进行快速分析和估算，是完全可行且可靠的。

5.2 计算开关的核心指标：品质因数（FOM）

有了Ron和Coff，我们就可以计算一个衡量开关晶体管本身性能的黄金指标：品质因数（Figure of Merit, FOM）。

它的定义非常简单：FOM = Ron * Coff

这里的Coff需要特别注意：在开关电路中，栅极通常通过一个大电阻或一个高阻抗电路来提供直流偏置，对交流信号而言相当于开路。因此，从漏极到源极的总关断电容，需要考虑Cgd和Cgs的串联路径。计算公式为：Coff = Cds + (Cgs * Cgd) / (Cgs + Cgd)由于我们模型对称，Cgs = Cgd，所以公式简化为：Coff = Cds + Cgs/2

代入我们提取的值：

Ron = Rc = 36.383 Ω
Coff = 0.51 fF + (7.753 fF / 2) ≈ 4.39 fF
FOM = 36.383 Ω * 4.39 fF ≈ 160 fs （飞秒）

这个FOM值意味着什么？它只与工艺本身有关，与晶体管的尺寸无关。FOM值越小，代表这个工艺技术制造出的开关晶体管“本征”性能越好（Ron更小，Coff更小）。160fs是一个工艺水平的标尺。你可以用它来比较不同工艺节点（如65nm vs 28nm）或不同工艺类型（如体硅 vs SOI）在射频开关方面的先天优劣。