“触发器决定了数字电路的“节奏与记忆”。”
在数字系统中，触发器（Flip-Flop）是构建时序逻辑电路的核心元件。它能够存储一个二进制状态，并在时钟或控制信号的作用下改变输出。不同类型的触发器在功能和用途上略有差异：有的仅在特定时钟沿触发状态变化，有的支持置位、复位或翻转操作。理解各种触发器的特性，是掌握寄存器设计、计数器实现以及有限状态机建模的基础。
1、触发器的基本概念触发器是一种双稳态电路，即电路具有两个稳定输出状态，通常用 Q 表示当前状态，用 Q’ 表示其反相。时序逻辑的关键特性在于：输出不仅取决于当前输入，还取决于历史状态。
在实际设计中，触发器用于存储单个位数据，并根据时钟信号控制其更新。它们是寄存器、计数器、状态机等复杂逻辑的核心组成部分。
2、D触发器（D Flip-Flop）D触发器是最常见的一种类型，名称中的“D”代表“Data”。它在时钟上升沿时将输入D的值锁存为输出Q的下一状态（Q+）。在时钟信号未触发时，输出保持不变。
逻辑关系：Q⁺ = D
这意味着在时钟沿到来时，输出等于当时输入的值。D触发器非常适合在同步系统中用作数据寄存器，因为它能确保数据只在时钟信号变化的瞬间更新，从而避免毛刺与竞争风险。
D触发器的设计简单、行为稳定，是大多数同步逻辑系统的首选基础单元。
3、J-K触发器（J-K Flip-Flop）J-K触发器功能更灵活，可实现置位（Set）、复位（Reset）与翻转（Toggle）操作。它的输入端为J和K，输出为Q。其状态转移规则如下：
这种设计解决了早期S-R触发器存在的“无效状态”问题，并且在时钟触发下能灵活切换状态。由于其具备多种功能，J-K触发器常用于计数器和状态机中。
其核心优势在于：只需通过不同的输入组合，即可实现存储、清零与状态反转，大幅提高逻辑利用率。
4、T触发器（T Flip-Flop）T触发器可看作J-K触发器的简化形式，当J与K输入相同且命名为T时，即形成T型触发器。其工作规则极为简洁：当T = 1时，输出Q翻转（0变1，1变0）；当T = 0时，输出保持不变。
逻辑关系：Q⁺ = T ⊕ Q
这种触发器特别适合用于计数器设计，例如二进制递增计数器。多个T触发器级联，可以实现二进制序列的自动递增。由于结构简单、响应明确，T触发器是实现时钟分频、脉冲计数等应用的关键元件。
5、S-R触发器（S-R Flip-Flop / Latch）S-R触发器是最早的触发器形式，由两个NOR门交叉连接构成。S表示“Set”（置位），R表示“Reset”（复位）。
其工作规则如下：
当S和R同时为1时，两个输出端都为0，这种状态是不允许的，因此该组合在实际设计中应避免。S-R触发器不依赖时钟信号，是一种电平敏感锁存器（Latch），适合实现简单的控制逻辑或暂存功能。
6、D锁存器（D Latch）D锁存器是基于S-R锁存器的改进版本，也称为透明锁存器（Transparent D Latch）。它的输入端为D，控制端为G（或称为Enable）。当G=1时，输出Q紧跟输入D变化；当G=0时，Q保持上一次的值。
逻辑关系：当G=1时，Q = D；当G=0时，Q保持不变。
D锁存器常用于需要在某段时间内保持输入值的电路中，例如暂存寄存器。由于它是电平敏感的，不具备严格的时钟同步特性，因此常与D触发器配合使用以构建安全的时序逻辑。
7、不同触发器的比较
通过合理选择触发器类型，设计者可以在不同场景下平衡逻辑复杂度、功耗和速度。例如，D触发器适合同步寄存；T触发器适用于低功耗计数；而J-K触发器适合多模式控制电路。
触发器是数字系统记忆的核心。从最早的S-R结构到现代同步D触发器，它们共同构建了逻辑电路的“时间维度”。理解各种触发器的差异与用途，能帮助设计者更精准地控制数据流与时序，实现更高效、更可靠的硬件设计。
END
《EDA网院》出品 · 与全球工程师一起探索芯片的世界
