晶振作用 → 频率怎么来 → PLL 倍频 → 分频 → MCU 主频

一、晶振电路的核心作用：给 MCU 一个「精准的原始心跳」

MCU 是数字同步电路，所有动作：执行指令、读写 Flash、ADC 采样、串口通信、定时器计时……全部必须按统一时钟节拍来干。

1. 晶振本身干什么？

• 晶振是石英晶体谐振器，物理特性：只在某一个固定频率下共振。
• 它不自己产生电信号，只负责 **“定频率”**。

2. 晶振电路 = 晶振 + MCU 内部振荡模块 + 外部负载电容

你在原理图上看到的：

• 晶振 OSC
• 两个小电容（通常 12pF / 22pF / 30pF）
• 接在 MCU 的 OSC_IN / OSC_OUT 引脚上

这一套合起来才叫晶振振荡电路，作用只有一个：产生一个稳定、干净、精准的原始方波时钟。

这个频率叫：外部时钟源频率（HSE 外部高速晶振）比如常见：8MHz、16MHz、25MHz。

总结：晶振电路 = 给整个芯片提供最原始、最基准的时钟频率。

二、MCU 主频是什么？和晶振频率不是一回事！

1. 主频（CPU Clock / SYSCLK）

主频 = CPU 内核真正运行的工作频率。它决定：

• 一秒能执行多少条指令
• 系统运行快慢
• 系统总时钟上限

2. 关键常识

晶振频率 ≠ 主频

• 晶振：只是原始低频基准（比如 8MHz）
• 主频：是被放大后的高频（比如 72MHz、108MHz、168MHz、200MHz）

主频不是晶振直接给的，是内部倍频出来的。

三、整个频率到底是怎么一步步造出来的？（时钟树核心链路）

第 1 步：外部晶振起振

8MHz 晶振 + 振荡电路 →输出：8MHz 原始时钟

第 2 步：进入 PLL（锁相环）—— 最重要的频率放大模块

PLL = 频率倍增器。它可以把低频时钟成倍放大。

例如 STM32F103 最经典配置：

• 外部晶振：8MHz
• PLL 倍频系数：×9→ PLL 输出：72MHz

这个 72MHz 就是：系统时钟 SYSCLK → 直接送给 CPU 当主频

所以：主频 = 晶振频率 × PLL 倍频系数

四、分频是什么？怎么实现？为什么要分频？

1. 什么是分频？

分频 = 把高频时钟 “降速”公式：输出频率 = 输入频率 ÷ 分频系数 N

N 可以是：1、2、4、8、16、32……

例：主频 72MHz，8 分频：→ 9MHz

2. 硬件怎么实现分频？

芯片内部有时钟分频器，本质是：

• 计数器每来 N 个脉冲，输出 1 个脉冲
• 纯数字电路，原理图里看不到，但在时钟树里控制

你在代码里写的：RCC_APB1Div2RCC_APB2Div1就是在配置硬件分频系数。

3. 为什么要分频？

• 主频很高，但很多外设不需要那么快
  • 串口、I2C、SPI、定时器、ADC 都要低频
• 降频 = 降功耗 = 降干扰
• 不同外设跑不同速度，互不干扰

五、把整套逻辑串起来

你看到晶振电路 → 脑子里立刻走这条链：

1. 晶振 + 负载电容 + 内部振荡→ 产生基准原始频率（如 8MHz）

2. 进入PLL 锁相环倍频→ 得到系统时钟 SYSCLK→ 这就是MCU 主频（如 72MHz）

3. 主频送给：

   • CPU 内核：全速跑
   • 各个外设总线：经过分频器降频→ AHB、APB1、APB2 等不同时钟

4. 每个外设：定时器、串口、ADC…再用自己内部的分频，得到最终工作时钟。

六、总结

• 晶振电路：提供精准原始基准频率。
• PLL：把低频晶振倍频成高频主频。
• 主频：CPU 真正的运行速度。
• 分频：把高频时钟降速给各个外设使用。
• 整个系统的所有频率：全都来源于一颗晶振，靠内部倍频 + 分频实现不同速度。