用Verilog在FPGA上实现一个简易电子琴：从矩阵键盘到PWM音频输出

用Verilog在FPGA上打造你的第一台电子琴：从矩阵键盘到PWM音频全解析

第一次用FPGA实现电子琴时，我盯着示波器上跳动的方波信号，突然意识到数字电路和音乐竟能如此完美结合。这个项目最迷人的地方在于，你不仅能学到Verilog编码技巧，还能亲手"听见"自己设计的电路——当按下矩阵键盘的瞬间，扬声器传出准确的音阶，那种成就感远超普通LED流水灯实验。

1. 项目整体架构设计

电子琴的核心原理其实很简单：每个琴键对应特定频率的方波信号。但用FPGA实现时，需要考虑三个关键子系统协同工作：

1. 输入扫描系统：矩阵键盘检测哪个键被按下
2. 音调生成系统：将键值转换为对应频率的PWM信号
3. 音频输出系统：驱动扬声器发声

典型的系统框图如下：

+---------------+ | 50MHz时钟源 | +-------┬-------+ | +---------v---------+ | 分频模块 | | (生成扫描时钟) | +---------┬---------+ | +---------v---------+ +-------------+ | 矩阵键盘扫描 |<->| 4x4键盘矩阵 | | (检测按键位置) | +-------------+ +---------┬---------+ | +---------v---------+ | 音阶频率解码器 | | (键值转频率) | +---------┬---------+ | +---------v---------+ | PWM音频生成器 | | (产生方波) | +---------┬---------+ | +-------v-------+ | 音频放大器 | | 驱动扬声器 | +---------------+

2. 矩阵键盘扫描模块实现

市售4x4矩阵键盘通常由8个引脚组成（4行+4列）。扫描原理是：依次给每行输出低电平，同时检测列线输入状态。当某列检测到低电平时，结合当前扫描行位置，就能确定唯一按键坐标。

2.1 键盘扫描状态机

用Verilog实现时，建议采用三段式状态机：

module key_scan( input clk_1kHz, // 扫描时钟(1kHz足够) input [3:0] col_in, // 列输入 output reg [3:0] row_out, // 行输出 output reg [3:0] key_code // 键值编码 ); reg [1:0] state; reg [3:0] row_sel; reg key_pressed; // 状态定义 localparam IDLE = 2'b00; localparam SCAN = 2'b01; localparam DEBOUNCE = 2'b10; always @(posedge clk_1kHz) begin case(state) IDLE: begin row_sel <= 4'b1110; // 从第一行开始 state <= SCAN; end SCAN: begin row_out <= row_sel; if (col_in != 4'b1111) begin key_pressed <= 1'b1; key_code <= {row_sel, col_in}; // 组合行列编码 state <= DEBOUNCE; end else begin row_sel <= {row_sel[2:0], row_sel[3]}; // 循环移位 end end DEBOUNCE: begin if (col_in == 4'b1111) begin key_pressed <= 1'b0; state <= IDLE; end end endcase end endmodule

提示：实际项目中需要添加消抖逻辑，通常采用10-20ms的延时判断

2.2 键值到音阶的映射

将16个按键映射到钢琴的中央C音区（C4-B4），频率对应关系如下：

3. 音调生成与PWM调制

3.1 可编程分频器设计

FPGA的晶振通常是50MHz，要产生262Hz的C4音调，需要进行分频：

分频系数 = 50,000,000 / (262 * 2) ≈ 95420

Verilog实现：

module tone_generator( input clk_50MHz, input [3:0] key_code, output reg pwm_out ); reg [31:0] counter; reg [31:0] period; always @(*) begin case(key_code) 4'h0: period = 32'd95420; // C4 4'h1: period = 32'd90091; // C#4 // ...其他音阶定义 default: period = 32'd0; // 静音 endcase end always @(posedge clk_50MHz) begin if (period == 0) begin pwm_out <= 1'b0; end else begin if (counter >= period) begin counter <= 0; pwm_out <= ~pwm_out; // 翻转产生方波 end else begin counter <= counter + 1; end end end endmodule

3.2 音频输出优化

原始方波包含大量高频谐波，可能损坏扬声器。两种改进方案：

1. RC低通滤波：在PWM输出端添加1kΩ电阻和0.1μF电容组成的一阶滤波器
2. PWM调制：用更高频率PWM载波调制音频方波，改善音质

// 改进的PWM音频生成 module pwm_audio( input clk_50MHz, input [3:0] key_code, output reg pwm_out ); reg [31:0] tone_counter; reg [31:0] pwm_counter; reg [7:0] duty_cycle = 8'd128; // 50%占空比 always @(posedge clk_50MHz) begin tone_counter <= (tone_counter >= period) ? 0 : tone_counter + 1; pwm_counter <= (pwm_counter >= 255) ? 0 : pwm_counter + 1; pwm_out <= (pwm_counter < duty_cycle) ? 1'b1 : 1'b0; if (tone_counter == 0) begin duty_cycle <= (duty_cycle == 8'd128) ? 8'd0 : 8'd128; end end endmodule

4. 系统集成与调试技巧

4.1 顶层模块设计

module electronic_piano( input clk_50MHz, input [3:0] col_in, output [3:0] row_out, output audio_out ); wire [3:0] key_code; wire clk_1kHz; // 分频生成1kHz扫描时钟 clock_divider #(.DIVISOR(50000)) div1(.clk_in(clk_50MHz), .clk_out(clk_1kHz)); key_scan scanner( .clk_1kHz(clk_1kHz), .col_in(col_in), .row_out(row_out), .key_code(key_code) ); pwm_audio audio_gen( .clk_50MHz(clk_50MHz), .key_code(key_code), .pwm_out(audio_out) ); endmodule

4.2 常见问题排查

1. 无声音输出

   • 检查扬声器是否接在正确的FPGA引脚
   • 用示波器测量PWM输出是否正常
   • 确认分频系数计算正确

2. 按键响应不稳定

   • 增加消抖时间（20-50ms）
   • 检查矩阵键盘接线是否牢固
   • 降低扫描频率（尝试500Hz）

3. 音调不准

   • 核对音阶频率表
   • 检查系统时钟是否准确
   • 尝试调整分频系数±1%

注意：调试时建议先单独测试每个模块，例如用开关模拟键盘输入，验证音频模块是否能正确发声

5. 功能扩展思路

基础版本实现后，可以考虑以下增强功能：

1. 音量控制：通过调整PWM占空比实现

   // 在pwm_audio模块中添加 reg [7:0] volume = 8'd64; // 25%音量 always @(*) begin duty_cycle = (pwm_out_base) ? volume : 0; end

2. 多音色支持：用不同波形替代方波

   • 三角波：计数器递增/递减
   • 锯齿波：计数器循环递增

3. 录音回放功能：

   • 添加RAM存储按键序列
   • 设计播放状态机

4. LCD显示：显示当前音阶和设置

在面包板上搭建原型时，发现用74HC595驱动LED指示当前按键状态特别实用。这个小改进让调试过程变得直观——哪个键被触发，对应的LED就会亮起，省去了频繁连接逻辑分析仪的麻烦。