ARM9平台SDRAM初始化与模式寄存器配置实战详解
1. SDRAM初始化：从冷启动到就绪的必经之路
搞嵌入式底层开发，尤其是涉及到ARM9、i.MX这类老牌处理器平台，SDRAM的初始化绝对是绕不开的一道坎。很多新手工程师看着芯片手册里那一长串时序图和寄存器描述就头大，照着参考代码配好了能跑，但一旦换颗内存颗粒或者调整一下时钟频率，系统就莫名其妙地死机、跑飞。这背后的根源，往往是对SDRAM初始化和模式寄存器编程的底层逻辑理解不透彻。今天，我就结合飞思卡尔MC9328MXL这颗经典的ARM9芯片，把SDRAM从上电到稳定工作的整个“唤醒”过程，以及最让人头疼的模式寄存器配置，掰开揉碎了讲清楚。无论你是正在调试一块新的核心板，还是想深入理解内存控制器的工作原理，这篇文章都能给你提供一套清晰的、可实操的“地图”。
SDRAM，同步动态随机存取存储器，它的“动态”二字意味着其存储单元是电容，电荷会慢慢泄漏，所以需要定期刷新来保持数据。而“同步”则意味着它的所有操作（读、写、刷新）都严格与外部时钟同步。这就决定了它不像SRAM或Flash那样上电即用，必须通过一套严格的命令序列进行初始化，将其内部状态机引导至可接受读写命令的“就绪”状态。对于MC9328MXL这类集成了SDRAM控制器的SoC来说，初始化流程通常分为硬件自动完成和软件配置两部分。硬件部分，控制器会在上电复位后，自动维持一段时间的稳定时钟和NOP（无操作）命令状态；而软件部分，则需要我们通过编程，依次发送预充电、自动刷新和模式寄存器设置命令。这个过程看似步骤固定，但其中每个参数的设置，尤其是模式寄存器里的CAS延迟、突发长度，都直接关系到系统在高频下的稳定性和性能极限。
2. SDRAM初始化流程的深度拆解
手册里给出的初始化序列通常只有寥寥几步，但每一步背后都有其深刻的物理和时序含义。我们不能只满足于“照做”，更要明白“为何这么做”。
2.1 上电稳定期：给电容一点时间
手册第一步：“Apply power and start clock. Attempt to maintain CKE high, DQM high and NOP conditions for a minimum of 200 μs.”
这200微秒的等待是强制性的。为什么？SDRAM芯片内部的电荷泵、电压调节器以及存储阵列的电容，在上电后需要一个稳定的建立时间。在这段时间内，供电电压必须达到标称值并稳定下来，内部时钟电路也需要锁定。控制器在此期间必须保持CKE（时钟使能）为高，以开启时钟；保持DQM（数据掩码）为高，屏蔽所有数据线；并持续发送NOP命令，避免任何误操作。MC9328MXL的硬件设计巧妙地利用了两个复位信号（SD_RST和系统复位）的错位释放来保证这200μs：SD_RST先于系统复位约200ms（注意是毫秒，远大于要求）撤销，从而在软件开始运行前，硬件已经确保了这段稳定期。
实操心得：在实际调试中，如果系统在启动最早阶段就挂掉，除了检查电源纹波，一定要用示波器确认一下这200μs的等待是否被满足。有些简单的Bootloader可能会为了“加速启动”而缩短这个时间，这在某些温度或电压边界条件下会成为系统不稳定的隐患。
2.2 预充电：让所有存储体回到起跑线
第二步：“Issue precharge commands for all banks.”
预充电命令（Precharge）的目的是关闭所有已经打开（激活）的存储行（Row），并将对应的存储体（Bank）置于“空闲”（Idle）状态。你可以把它想象成比赛前，让所有运动员都回到各自的起跑线。SDRAM内部有多个Bank，可以并行工作，但在初始化时，我们必须确保所有Bank都处于一个已知的、统一的状态。预充电命令可以针对特定Bank，也可以对所有Bank同时进行（Precharge All）。初始化时通常使用Precharge All命令，干净利落。
在MC9328MXL上，这一步需要通过软件设置SDRAM控制寄存器（SDCTL）中的SMODE字段为“预充电命令模式”，然后对SDRAM地址空间执行一次“假”访问。注意，这个访问的地址中，A10位必须置1，这是SDRAM JEDEC标准中用来区分“预充电特定Bank”和“预充电所有Bank”的地址位。
// 伪代码示意，非完整代码 // 1. 设置控制器为预充电命令模式 SDRAM_CONTROLLER->SDCTL = (SDRAM_CONTROLLER->SDCTL & ~SMODE_MASK) | SMODE_PRECHARGE; // 2. 向SDRAM地址空间执行一次访问，地址A10=1以触发Precharge All volatile uint32_t *sdram_base = (volatile uint32_t*)0x08000000; uint32_t dummy_read = *(sdram_base + (1 << 10)); // 通过地址偏移使A10=12.3 自动刷新：唤醒存储单元
第三步：“After all banks are in the idle state for a minimum time of tRP, issue 8 or more auto-refresh commands.”
预充电完成后，需要等待至少tRP时间（Row Precharge time，行预充电时间，具体值查内存颗粒手册，通常几十纳秒），确保Bank真正进入空闲状态。紧接着，就要执行至少8次（通常是8次）自动刷新（Auto Refresh）命令。
这是初始化过程中最关键也最容易误解的一步。刷新操作并不是为了“写入”数据，而是为了“维持”数据。SDRAM靠电容存储电荷来表示0或1，电容会漏电。刷新操作的本质是读取一整行数据，经过灵敏放大器放大、重塑后，再写回去，从而补充电荷。在上电初始化阶段，存储阵列中的电荷状态是未知的（可能是随机的），连续8次刷新操作，是为了确保所有存储行都被至少完整地访问和重塑一次，从而将整个内存阵列置于一个稳定的、已知的电荷基线状态。这个次数（8次）与SDRAM内部的行地址计数器位数有关，确保覆盖所有可能的行地址组合。
在MC9328MXL上，我们需要先将SMODE字段切换为“自动刷新模式”，然后对SDRAM地址空间进行8次连续的访问。每次访问都会触发控制器向SDRAM发送一个刷新命令。
// 设置控制器为自动刷新模式 SDRAM_CONTROLLER->SDCTL = (SDRAM_CONTROLLER->SDCTL & ~SMODE_MASK) | SMODE_AUTO_REFRESH; // 执行8次刷新循环 volatile uint32_t *sdram_array0 = (volatile uint32_t*)SDRAM_ARRAY_0_BASE; for(int i = 0; i < 8; i++) { uint32_t dummy = *sdram_array0; // 每次读取（或写入）都会触发一次刷新命令 }2.4 模式寄存器设置：赋予SDRAM“个性”
第四步：“Issue a mode register set command to initialize the mode register.”
这是初始化的最后一步，也是配置的精华所在。模式寄存器（Mode Register, MR）是SDRAM内部的一个非易失性（指在掉电前一直有效）配置寄存器，它定义了SDRAM后续所有正常操作的行为准则，包括：
- CAS延迟（CAS Latency, CL）：从发出读命令到数据在DQ引脚上有效所需的时钟周期数。这是与系统时钟频率最相关的关键时序参数。
- 突发长度（Burst Length, BL）：一次读/写命令连续传输的数据量（以字为单位）。MC9328MXL固定使用8字的突发读，所以这里必须设为8。
- 突发类型（Burst Type, BT）：突发传输的顺序是顺序的（Sequential）还是交错的（Interleaved）。通常选择顺序（0）。
- 写突发模式（Write Burst Mode）：对于MC9328MXL，它只支持单字写（即每个写命令只写一个数据字），不支持突发写，所以此位必须设为1（单字写）。
设置模式寄存器的命令比较特殊，它不是通过常规的数据写入，而是通过一个特定的“模式寄存器设置（MRS）”命令周期，并将配置���放在地址线上来实现的。这也是为什么我们最终需要计算出一个特定的地址值，然后去“访问”这个地址的原因。
3. 模式寄存器编程：从参数到地址的映射艺术
手册中关于模式寄存器编程的部分，尤其是那些地址映射表，最容易让人眼花缭乱。我们以手册中的Example 1: 256 Mbit SDRAM为例，彻底走通这个计算过程。
3.1 确定模式寄存器的值
假设我们使用两颗Micron MT48LC16M16A2-7E（16M x 16bit）芯片并联组成32位宽、总容量64MB的内存。系统时钟100MHz。 根据芯片手册和MC9328MXL的限制，我们确定以下参数：
- 突发类型（BT）：0（顺序）
- 突发长度（BL）：011（8）
- 写突发模式（WB）：1（单字写）
- CAS延迟（CL）：010（2个时钟周期，在100MHz下CL=2是常见且稳定的选择）
现在，我们对照手册表22-39（256Mbit SDRAM模式寄存器位定义），将值填入：
| SDRAM地址线 | A12 | A11 | A10 | A9 | A8 | A7 | A6 | A5 | A4 | A3 | A2 | A1 | A0 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 对应MR位 | M12 | M11 | M10 | M9 | M8 | M7 | M6 | M5 | M4 | M3 | M2 | M1 | M0 |
| 位定义 | 保留 | WB | 保留 | CAS延迟 | BT | 突发长度 | |||||||
| 我们设定的值 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 |
解释一下填法：
- M9 (WB) = 1
- M6, M5, M4 (CAS Latency) = 0, 1, 0 (二进制010，代表CL=2)
- M3 (BT) = 0
- M2, M1, M0 (Burst Length) = 0, 1, 1 (二进制011，代表BL=8)
- 保留位（M12, M11, M10, M8, M7）通常填0。
这样我们就得到了一个13位的二进制值：000 1 00 010 0 011。为了方便，我们按A12-A0的顺序写出：0001000100011。这个值就是我们要“写入”SDRAM模式寄存器的数据。
3.2 地址映射转换：最烧脑的一步
关键问题来了：这个二进制值，是通过地址线A12-A0传送给SDRAM芯片的。但是，我们的程序是写MCU的地址空间（比如0x08000000），MCU的SDRAM控制器会把这个内部地址转换成对应的行/列地址和命令，输出到芯片引脚。
手册表22-38就是用来解决这个映射问题的“解码表”。我们需要根据我们的内存配置（16M x 16bit, IAM=0），找到对应的行，然后把我们刚刚得到的M12-M0这13个比特，填入表中指定的位置。
查找表22-38，找到“16Mx16Bit x 2 Chips (64 Mbyte)”这一行（对应我们的两颗16Mx16芯片组成64MB）。我们看到，对于阵列0（CSD0），M12-M0被映射到了MCU内部地址总线A‘23到A’11这13根线上（注意中间有间断）。
| MCU内部地址位 | A‘23 | A‘22 | A‘21 | A‘20 | A‘19 | A‘18 | A‘17 | A‘16 | A‘15 | A‘14 | A‘13 | A‘12 | A‘11 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 映射的模式寄存器位 | M12 | M11 | M10 | M9 | M8 | M7 | M6 | M5 | M4 | M3 | M2 | M1 | M0 |
| 我们设定的值 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 |
现在，我们构建一个完整的32位MCU内部地址：
- 高8位（A‘31-A’24）：这是片选CSD0的基地址区域。从手册内存映射可知，CSD0通常位于
0x08000000，所以A‘31-A’24 =00001000（二进制）。 - 中间位（A‘23-A’11）：填入我们刚才的13位模式寄存器值
0001000100011。 - 低位（A‘10-A’0）：在模式寄存器设置命令周期，这些低位地址线通常没有用到，为了安全可以设为0。从表22-38看，A‘10-A’0在对应位置都是0。
把它们组合起来：
- A‘31-A’24:
0000 1000-> 0x08 - A‘23-A’11:
0001 0001 0001 1-> 注意，这是13位，需要对齐到字节。实际上，A‘23-A’16是00010001（0x11），A‘15-A’11是00011，但A‘15-A’11占据了A‘15-A’11这5位。更直观的方法是直接按位拼接。
让我们按比特位列出（从A‘31到A’0）：
A‘31-A’24: 0 0 0 0 1 0 0 0 (0x08) A‘23-A’21: 0 0 0 (M12-M10) A‘20: 1 (M9) A‘19-A’17: 0 0 0 (M8-M7, M6的一部分？等一下，这里需要仔细对照)等一下，这里容易出错。我们不应该手动拼接，而是严格按照表22-38给出的列来填充。表22-38对于16Mx16配置（IAM=0）的CSD0，给出的映射是：A‘23 A‘22 A‘21 A‘20 A‘19 A‘18 A‘17 A‘16 A‘15 A‘14 A‘13 A‘12 A‘11对应M12 M11 M10 M9 M8 M7 M6 M5 M4 M3 M2 M1 M0
把我们之前排列的13位值0001000100011(从M12到M0) 依次填入：
- A‘23 (M12)=0, A‘22(M11)=0, A‘21(M10)=0
- A‘20 (M9)=1
- A‘19 (M8)=0, A‘18(M7)=0
- A‘17 (M6)=0, A‘16(M5)=1, A‘15(M4)=0
- A‘14 (M3)=0, A‘13(M2)=0, A‘12(M1)=1, A‘11(M0)=1
所以，A‘23-A’11这段的二进制是：000 1 00 010 0 011。把它放到一个32位地址中，并补齐其他位为0： 假设A‘10-A’0 = 0。 那么A‘31-A’0的二进制为：00001000000100010001100000000000(8bit) (13bit) (11bit)
将其转换为十六进制更方便。我们按8位（一个字节）一组：
- 字节3 (A‘31-A’24):
00001000= 0x08 - 字节2 (A‘23-A’16):
00010001= 0x11 (注意：A‘23-A’16是0001(A23-A20) +0001(A19-A16)? 不对，我们上面列出的是A‘23=0, A‘22=0, A‘21=0, A‘20=1, A‘19=0, A‘18=0, A‘17=0, A‘16=1。所以A‘23-A’16是0001 0001，确实是0x11) - 字节1 (A‘15-A’8):
00010000= 0x10? 再仔细算：A‘15=0, A‘14=0, A‘13=0, A‘12=1, A‘11=1, A‘10=0, A‘9=0, A‘8=0。所以是0001 1000= 0x18。 - 字节0 (A‘7-A’0):
00000000= 0x00
因此，完整的32位地址是：0x08111800。这与手册22.7.5.1节最后计算出的结果0x08111800完全一致。
核心技巧：这个计算过程是SDRAM初始化中最容易出错的地方。一个高效的核对方法是：在根据芯片手册确定MR值后，用这个值（比如
0x0113，注意我们之前13位二进制对应的十六进制是0x0113吗？0001 0001 0011= 0x113）作为已知量，然后根据表22-38的映射关系，反推出它应该出现在MCU地址的哪些位上，从而合成最终地址。务必使用计算器或写一小段脚本进行二进制位操作，人工计算极易出错。
3.3 执行模式寄存器写入命令
得到这个地址值（例如0x08111800）后，初始化流程的最后一步如下：
- 将SDRAM控制器的SMODE字段设置为“模式寄存器设置（Set Mode Register）”模式。
- 向计算得到的那个特殊地址（
0x08111800）执行一次读或写操作。这次访问不会读写实际内存数据，而是触发控制器向SDRAM发送一个MRS命令，并将地址线上的值（即我们精心计算的0x08111800所对应的A12-A0引脚电平）锁存到SDRAM的模式寄存器中。 - 将SMODE字段改回“正常操作（Normal）”模式。
; 摘自手册代码示例 22-2 的片段 ldr r3, SET_MODE_REG_CMD str r3, [r2] ; 设置CSD0为模式寄存器写入模式 ldr r3, =0x08111800 ; 这就是我们计算出的模式寄存器值对应的地址 ldr r4, [r3] ; 对该地址执行一次加载（读）操作，触发MRS命令 ldr r3, NORMAL_MODE str r3, [r2] ; 设置CSD0回正常操作模式4. 关键参数解析与配置实战
理解了基本流程，我们还需要深入几个关键配置��，它们决定了SDRAM的性能和稳定性。
4.1 CAS延迟（CL）的选择与权衡
CAS延迟是SDRAM时序中最重要的参数之一，它代表了从发出读命令（CAS信号有效）到第一批数据出现在数据总线上所需要的时钟周期数。CL值越小，内存响应越快，但对内存颗粒和PCB布线的时序要求越苛刻。
如何选择CL值？
- 查阅内存颗粒数据手册：这是首要依据。手册会明确列出在不同工作频率（如100MHz、133MHz）下支持的CL值，例如CL=2或CL=3。
- 考虑系统时钟频率：在MC9328MXL的100MHz系统时钟下，一个周期是10ns。如果内存芯片标称在100MHz下支持CL=2，那么数据延迟就是20ns。你需要确认你的内存芯片能否在20ns内稳定输出数据。
- 计算时序余量：这涉及到更复杂的时序分析，包括时钟抖动、地址/命令线的飞行时间、数据线的建立/保持时间等。在高速情况下，选择CL=3（30ns延迟）会比CL=2提供更大的时序裕量，系统更稳定，但带宽略有下降。
- 实测验证：最可靠的方法是进行压力测试。设置CL=2，运行内存测试程序（如反复读写特定模式）、长时间拷机程序，如果出现零星错误，可以尝试改为CL=3再测试。
避坑指南：很多硬件问题表现为“偶尔死机”或“数据校验错误”，尤其是在高温或低温环境下。如果怀疑是内存问题，尝试将CL值增大一档（如从2改为3）是最直接有效的排查手段之一。这相当于降低了时序要求，给了信号更多的稳定时间。
4.2 刷新率配置：防止数据丢失的生命线
SDRAM需要定期刷新以保持数据。刷新率配置错误不会导致立即故障，但会在长时间运行后造成随机数据损坏，这种bug极其隐蔽。
刷新相关参数：
- 刷新间隔（Refresh Interval）：通常为64ms。这是标准值。
- 行数（Number of Rows）：由内存芯片密度决定。例如，一颗256Mbit的芯片可能有8192行。
- 刷新率要求：需要在64ms内刷新完所有行。所以，单行刷新时间 = 64ms / 行数。对于8192行，就是64ms / 8192 ≈ 7.8µs。
- 控制器刷新率设置（SREFR）：MC9328MXL的SDRAM控制器有一个刷新计数器，其值（SREFR）决定了每隔多少个32kHz时钟周期执行一次刷新操作。每次刷新操作可以刷新多行（如2行或4行）。
计算示例（以256Mbit，8192行为例）：
- 要求每7.8µs刷新一行。
- 控制器使用32.768kHz时钟，周期约为30.5µs。
- 如果设置SREFR使得每4个32kHz周期（约122µs）触发一次刷新操作，并且每次刷新4行，那么平均每行刷新时间 = 122µs / 4 = 30.5µs。
- 这远大于要求的7.8µs，会导致数据丢失！因此必须提高刷新频率。
- 查阅手册表22-47，对于256Mbit（8192行）设备，推荐的SREFR值是11，代表“每32kHz时钟周期刷新4行”。这样，平均每行刷新时间 = 30.5µs / 4 ≈ 7.6µs，满足小于7.8µs的要求。
配置要点：
- 务必根据实际使用的内存芯片数据手册，确认其行数和刷新间隔要求。
- 根据手册公式或推荐值计算并设置正确的SREFR字段。公式通常是：
SREFR值对应的刷新行数/周期必须满足(64ms / 行数) > (32kHz时钟周期 / 每周期刷新行数)。 - 在低功耗应用中，如果让SDRAM进入自刷新（Self-Refresh）模式，则刷新由芯片内部完成，无需控制器干预，但唤醒后需要重新初始化吗？通常不需要，自刷新模式会保持内容。
4.3 控制寄存器（SDCTL）其他关键字段
除了SMODE（用于初始化命令序列）和SREFR（刷新率），控制寄存器还有其他重要字段：
- IAM（Interleaved Address Mode）：交错地址模式。当使用多个内存芯片（如两片16位组成32位）时，此位决定地址如何在芯片间分布。通常，非交错模式（IAM=0）更简单，每个芯片承载高/低16位数据；交错模式（IAM=1）可以将连续地址交替分布在两个芯片上，理论上能提高带宽，但需要仔细对照手册中的地址映射表（如表22-38）来配置，配置错误会导致地址错乱。
- DSIZ（Data Size）：数据总线宽度。必须与实际硬件连接匹配，32位系统就设为32。
- ROW/COL：行/列地址位数。这定义了内存芯片的寻址方式，必须严格按照芯片手册和硬件连接（地址线连接方式）来设置。例如，对于8M x 32bit的芯片（256Mbit），其内部可能是4096行 x 512列 x 4 Banks x 32位。ROW和COL的值需要根据芯片的地址线分配（A0-A12等）和控制器多路复用方式来确定。手册中的连接图（如Figure 22-52）和控制器配置表（如Table 22-31）是主要依据。
5. 调试技巧与常见问题排查
即使严格按照手册配置，SDRAM初始化仍可能失败。以下是一些实战中总结的排查思路和技巧。
5.1 初始化失败的硬件排查清单
电源与时钟：
- 测量电压：使用示波器检查SDRAM的VDD和VDDQ电源引脚，确保上电过程平稳，纹波在芯片要求范围内（通常<50mV）。
- 检查时钟：测量SDCLK引脚，确保时钟频率正确、幅值达标、边沿干净无过冲/振铃。100MHz时钟的周期是10ns，对信号完整性要求很高。
- 确认CKE：在上电及初始化阶段，CKE必须为高电平。用示波器抓取CKE信号，确保其在
SD_RST撤销后为高。
命令与地址线：
- 抓取初始化波形：使用逻辑分析仪或高端示波器，同时抓取SDCLK、CKE、CS#、RAS#、CAS#、WE#以及关键地址线（如A10用于预充电所有）的信号。对照JEDEC标准SDRAM命令真值表，解码出控制器发出的命令序列：NOP -> Precharge All -> Auto Refresh (8次) -> Mode Register Set -> NOP。如果序列错误或时序不满足tRP、tRFC等参数，就是控制器配置或驱动问题。
- 检查连接：确认所有地址线、数据线、控制线已正确连接，无虚焊、短路。特别是高位地址线，如果接触不良，可能导致模式寄存器值写入错误。
5.2 软件配置问题排查
模式寄存器值错误：这是最常见的问题。症状可能是：初始化能过，但一读写数据就死机或数据错误。
- 核对计算：反复核对从MR值到最终地址的映射计算。建议编写一个小的调试函数，将计算出的地址值以二进制形式打印出来，逐位对照表22-38检查。
- 使用已知好用的值：如果有官方评估板或已知稳定的配置，直接使用其参数是最快的方法。
- 简化测试：尝试使用最保守的参数：CL设为最大值（如3），关闭所有高级功能，先确保最基本的功能正常。
时序参数不满足：在较高的系统频率下，除了CL，还需要关注tRCD（RAS到CAS延迟）、tRP（预充电时间）、tRAS（行激活时间）等。这些参数通常在SDRAM控制器的其他寄存器（如配置寄存器）中设置。必须保证配置值大于或等于内存芯片数据手册要求的最小值。
- 查阅数据手册：找到你使用的具体内存芯片型号的数据手册，查找“AC Timing Characteristics”章节。
- 计算时钟周期数：将时间参数（如tRCD=20ns）转换为控制器时钟周期数。在100MHz（周期10ns）下，tRCD需要至少2个周期。配置寄存器中的相应字段应设置为2或更大。
刷新配置错误：如前所述，刷新率设置过低会导致随时间推移的数据错误。这种错误难以复现。可以通过故意将刷新率设置得非常低（如增大SREFR值），然后运行一个长时间的内存测试，观察错误是否快速出现来验证。
5.3 利用MCU内置机制辅助调试
MC9328MXL的SDRAM控制器状态寄存器可��提供错误状态信息（虽然手册节选未提及，但许多现代控制器会有）。如果有，可以读取这些寄存器来获取线索。
更实用的方法是利用内存测试算法。在初始化完成后，不要急于跳转到复杂应用，先运行一个全面的内存测试：
- 数据总线测试：写入并读取Walking 1（如0x00000001, 0x00000002, ...）和Walking 0模式，检查每根数据线是否短路、断路或对电源/地短路。
- 地址总线测试：向不同的地址写入不同的已知值（如地址本身），然后读回验证，检查地址线是否错位或连接错误。
- 全内存阵列测试：进行多次全内存范围的伪随机数写入和读取比较，检测存储单元是否稳定。可以使用如
MemTest86这类算法的简化版。
6. SyncFlash的特别注意事项
手册后半部分提到了SyncFlash，它是一种兼容SDRAM接口的NOR Flash。其初始化比SDRAM简单很多，主要区别在于：
- 无需复杂的刷新序列：因为它是非易失性存储，不需要刷新。
- 复位时序：关注
RESET_SF信号，需要在时钟稳定后保持高电平至少100µs。 - 关键配置：必须禁用SDRAM控制器的硬件刷新功能。因为SyncFlash将刷新命令解释为其他内部命令，使能刷新会导致不可预料的行为。这通常是通过设置控制寄存器中的刷新使能位为0来实现的。
- 模式寄存器：SyncFlash也有模式寄存器，且上电时会从非易失性寄存器中加载默认值。通常无需在软件中重新配置，除非需要改变默认的突发长度等参数。配置方法与SDRAM类似。
在同时支持SDRAM和SyncFlash的系统中，需要根据启动设备（Boot Device）来正确初始化对应的控制器和内存类型。如果从SyncFlash启动，则SDRAM控制器可能处于默认配置，需要在启动早期完成SDRAM的初始化，以便将代码和数据搬移到更快的SDRAM中运行。
最后，分享一个我个人的调试习惯：在编写和调试SDRAM初始化代码时，我会准备一个“最小化测试工程”。这个工程只包含最基础的时钟初始化、GPIO初始化、SDRAM初始化和一个简单的内存测试循环（比如点亮一个LED表示成功，闪烁表示失败）。通过JTAG或串口将这个小程序下载到RAM中运行，可以快速隔离问题，确定是初始化代码本身的问题，还是后续复杂应用带来的问题。把底层基础打牢，上层建筑才能稳固。