ARM9中断控制器AITC原理与MC9328MXL实战编程指南

1. ARM9中断控制器（AITC）在嵌入式系统中的核心地位

在嵌入式系统开发，尤其是基于ARM9这类经典架构的深度定制项目中，中断控制器（Interrupt Controller）的角色，远不止是芯片手册里一个冷冰冰的模块。它更像是整个系统的“神经中枢”，负责协调所有外部事件的紧急响应。当你在调试一个实时数据采集系统，发现偶尔会丢失关键传感器数据包；或者在一个多任务系统中，某个低优先级任务意外阻塞了高优先率的按键响应时，问题的根源往往就指向了中断配置的合理性。ARM920T内核本身只提供了两个中断输入：快速中断（FIQ, Fast Interrupt Request）和普通中断（IRQ, Interrupt Request）。而像MC9328MXL这样的片上系统（SoC），其外设数量远不止两个，这就需要AITC（ARM9 Interrupt Controller）这样一个“调度中心”来集中管理多达64个中断源，并决定谁先谁后、谁快谁慢。

AITC的技术价值，在于它将复杂的中断管理逻辑硬件化。想象一下，如果没有它，所有外设中断都直接连接到CPU，那么识别中断源、判断优先级、保存现场等一系列操作都需要软件用轮询或简单判断来实现，其响应延迟和CPU开销将是灾难性的。AITC通过一套精密的寄存器组和硬件优先级编码器，自动完成了中断源的识别、类型的区分（FIQ或IRQ）、优先级的仲裁，甚至能直接提供中断向量号，极大地减轻了软件负担，为构建高实时性、高可靠性的嵌入式系统奠定了硬件基础。无论是工业控制中的电机伺服环、通信设备中的数据包处理，还是消费电子中的触摸屏响应，都依赖于这套机制的高效运作。

2. AITC架构与核心工作原理深度解析

要驾驭AITC，不能只停留在配置寄存器层面，必须理解其内部的数据流和控制逻辑。从提供的框图来看，AITC是一个高度集成化的数字逻辑模块，其核心工作流程可以分解为几个关键阶段。

2.1 中断信号的采集与分类

所有64个中断源（INTIN[63:0]）的信号首先进入AITC。这里有一个关键细节：AITC在时钟上升沿采样这些信号，且不锁存。这意味着，外设必须保持其中断请求信号有效，直到其ISR（中断服务程序）进行“应答”并清除该中断标志位。如果外设在AITC采样到请求但CPU尚未处理前就撤消了请求，这次中断可能会被丢失。这是许多初学者在调试UART、定时器中断时容易忽略的一点，总以为发送一个脉冲就够了，实则需要持续的电平或软件清除机制。

采集到的中断请求，会与“中断强制寄存器”（INTFRCH/L）的值进行逻辑“或”操作。INTFRC寄存器为软件调试和测试提供了巨大便利。你可以在不触发实际硬件事件的情况下，手动“模拟”一个中断，这对于隔离测试某个中断服务程序的逻辑是否正确、现场保存与恢复是否完善，是极其重要的手段。

2.2 使能、类型筛选与挂起状态生成

经过“或”操作的原始中断请求，接下来会经过三重过滤，形成最终的“挂起”（Pending）状态：

1. 使能过滤：与INTENABLEH/L寄存器进行逻辑“与”。只有相应位被置1的中断源，其请求才会被进一步处理。系统上电复位后，所有中断默认是屏蔽的，这是一个安全设计，防止系统未初始化完成时被意外中断打乱。
2. 类型筛选：这是决定中断走FIQ还是IRQ路径的关键。INTTYPEH/L寄存器的每一位对应一个中断源。若某位为0，则该中断被归类为普通中断（IRQ）；若为1，则归类为快速中断（FIQ）。FIQ在ARM架构中有专用寄存器（R8-R14_fiq），可以更快地进行现场切换，适合处理最紧急、最频繁的事件。
3. 生成挂起位：经过使能和类型筛选后，信号被分到两路：
   • 一路与INTTYPE取反后的值进行“与”，生成普通中断挂起位，存入NIPNDH/L寄存器。
   • 另一路与INTTYPE原值进行“与”，生成快速中断挂起位，存入FIPNDH/L寄存器。

NIPND和FIPND寄存器是只读的，它们实时反映了当前所有已使能且已发生的中断请求状态，是软件查询当前有哪些中断在等待处理的“状态窗口”。

2.3 优先级仲裁与向量生成

这是AITC最精妙的部分，它决定了当多个中断同时发生时，CPU先响应谁。

• 快速中断（FIQ）优先级：FIQ的优先级是固定的，且高于所有IRQ。如果同时有FIQ和IRQ发生，CPU一定会先响应FIQ。在FIQ内部，优先级由中断源编号决定，编号越大，优先级越高。例如，中断源63的FIQ优先级高于中断源62的FIQ。AITC会从FIPND寄存器中找出编号最大的那个置位位，将其编号（0-63）写入FIVECSR寄存器的FIVECTOR字段。
• 普通中断（IRQ）优先级：IRQ的优先级机制更为复杂和灵活。它分为两层：
  1. 软件可编程优先级：每个中断源（无论是设置为IRQ还是FIQ）在8个NIPRIORITY寄存器中都有一个4位的优先级字段（NIPR），可配置0（最低）到15（最高）共16个优先级等级。注意，这个配置只影响当该中断源被设为IRQ时的行为，对FIQ无效。
  2. 硬件编号优先级：在同一软件优先级等级内，如果多个IRQ同时挂起，则中断源编号大的优先。
  3. 优先级屏蔽：NIMASK寄存器提供了一个全局的IRQ优先级门槛。所有优先级等级小于或等于NIMASK值的IRQ都会被屏蔽。例如，NIMASK设为5，则优先级0-5的IRQ全部无效，只有优先级6-15的IRQ能被响应。这是实现可重入中断或保护关键代码段不被低优先级中断打断的核心机制。

AITC的优先级编码器会综合考虑以上所有规则：首先，检查是否有FIQ挂起，有则输出最高优先级的FIQ向量。如果没有FIQ，则在所有未被NIMASK屏蔽的挂起IRQ中，找出软件优先级最高的那个。如果多个IRQ软件优先级相同，则再从中选出中断源编号最大的那个。最终胜出的IRQ编号会被写入NIVECSR寄存器的NIVECTOR字段，同时其软件优先级等级写入NIPRILVL字段。

2.4 中断请求的输出

最终，NIPND寄存器中所有位的“或”结果，产生nIRQ信号给ARM920T内核；FIPND寄存器中所有位的“或”结果，产生nFIQ信号。CPU在响应中断时，可以通过读取NIVECSR或FIVECSR寄存器，直接获得最高优先级中断的向量号，从而跳转到对应的ISR，无需软件遍历所有可能的中断源，实现了硬件加速的向量化中断。

3. MC9328MXL AITC寄存器详解与编程模型

理解了原理，我们来看如何在MC9328MXL上具体操作。AITC的寄存器都映射在ARM920T处理器的本地总线上，这意味着访问它们只需要一个时钟周期，效率极高。所有寄存器都只能在超级用户模式下进行32位字访问。

3.1 核心控制与配置寄存器

中断控制寄存器（INTCNTL, 0x00223000）这个寄存器主要控制总线仲裁行为，在涉及DMA等总线主设备的系统中尤为重要。

• NIAD (Bit 20): 普通中断仲裁器禁止位。当设置为1时，一旦产生nIRQ信号，AITC会向ARM9核心发出总线请求，并阻止其他总线主设备（如DMA）访问系统总线，直到中断被处理。这确保了ISR能立即获得总线所有权，减少响应延迟。在简单的无DMA系统中，通常保持为0即可。
• FIAD (Bit 19): 快速中断仲裁器禁止位。功能同NIAD，但是针对nFIQ信号。对于要求极致实时性的FIQ，通常建议设置为1。

普通中断屏蔽寄存器（NIMASK, 0x00223004）这是管理IRQ优先级屏蔽的关键。它是一个5位寄存器（Bits 4-0），值从0到31。如前所述，所有优先级等级小于或等于NIMASK值的IRQ都会被禁止。复位后值为0x1F（二进制11111），即31，这意味着所有优先级（0-31，但实际只有0-15有效）的IRQ都被屏蔽了。这是一个非常重要的安全设计：系统启动后，在初始化AITC和各个外设的中断之前，所有IRQ都是被屏蔽的，防止误触发。在编写可重入中断或临界区代码时，动态调整NIMASK是常用技巧。

3.2 中断源管理寄存器组

这是最常用的一组寄存器，用于管理64个中断源的使能、类型和状态。

中断使能寄存器（INTENABLEH/L, 0x00223010 / 0x00223014）这两个64位寄存器（各管理高32位和低32位）的每一位直接控制一个中断源的使能。1为使能，0为禁止。复位后全部为0，所有中断默认被屏蔽。在使能任何一个硬件外设的中断前，必须先在此处打开对应的使能位。

中断类型寄存器（INTTYPEH/L, 0x00223018 / 0x0022301C）决定每个中断源产生的是IRQ还是FIQ。0为IRQ，1为FIQ。复位后全部为0，即所有中断默认为普通中断（IRQ）。通常，我们会将系统中最紧急、最频繁、服务程序最短的事件（如高速定时器、DMA完成、通信超时）配置为FIQ。

中断源寄存器（INTSRCH/L, 0x00223048 / 0x0022304C）只读寄存器，直接反映了64个INTIN引脚上的硬件中断请求状态，不受使能寄存器影响。可用于诊断硬件连接问题。

中断强制寄存器（INTFRCH/L, 0x00223050 / 0x00223054）可读可写。向某位写1，可以软件模拟该中断源产生一个请求。这个请求会与硬件请求进行“或”操作后送入后续流程。这是一个极其强大的调试工具。你可以用它来单独测试某个ISR，而无需搭建复杂的外部硬件触发条件。

普通/快速中断挂起寄存器（NIPNDH/L, 0x00223058 / 0x0022305C; FIPNDH/L, 0x00223060 / 0x00223064）只读寄存器。反映了经过使能和类型筛选后，实际等待处理的IRQ和FIQ请求。在ISR中，可以通过读取这些寄存器（结合NIVECSR/FIVECSR）来处理多个同时挂起的中断（即中断嵌套或排队处理）。

3.3 硬件加速操作寄存器

这是AITC设计上的一个亮点，极大地简化了多任务环境下的中断管理。

中断使能编号寄存器（INTENNUM, 0x00223008）这是一个“魔法”寄存器。你不需要进行传统的“读-改-写”操作（该操作在多核或高并发环境下需要原子性保证，通常要关中断）。要启用中断源n，只需向INTENNUM寄存器写入数值n（0-63）。AITC硬件会自动解码这个值，生成一个只有第n位为1的掩码，然后“或”到INTENABLEH/L寄存器上。例如，要同时使能中断10和20，只需执行两条存储指令：

MOV R0, #10 STR R0, [R1, #0x08] ; R1为AITC基地址0x00223000，偏移0x08是INTENNUM MOV R0, #20 STR R0, [R1, #0x08]

顺序无关紧要。该寄存器是自清除的，读取始终为0。

中断禁止编号寄存器（INTDISNUM, 0x0022300C）与INTENNUM相反，写入中断源编号n，硬件会自动清除INTENABLEH/L寄存器的第n位。同样避免了“读-改-写”操作。

实操心得：在实时操作系统（RTOS）的任务切换或动态加载模块时，频繁地启用/禁用特定中断是常态。使用INTENNUM和INTDISNUM不仅能简化代码，更重要的是它保证了操作的原子性，无需在修改中断使能位时关闭全局中断，减少了系统关中断的时间窗口，提升了整体实时性。

3.4 优先级与向量状态寄存器

普通中断优先级寄存器（NIPRIORITY0-7, 0x0022303C - 0x00223020）这8个寄存器为64个中断源（当它们被配置为IRQ时）分别定义了4位的软件优先级（0-15）。每个寄存器包含8个4位字段（NIPR），管理8个连续的中断源。例如，NIPRIORITY0的Bits [3:0] 对应中断源0的优先级，Bits [7:4] 对应中断源1，以此类推。复位后全部为0，即所有IRQ初始优先级都是最低的0级。合理的优先级分配是系统稳定性的关键，通常将实时性要求高的（如通信、定时）设为高优先级，将后台处理任务（如日志、状态更新）设为低优先级。

普通中断向量和状态寄存器（NIVECSR, 0x00223040）当发生IRQ时，CPU可以读取此寄存器。

• NIVECTOR(Bits [5:0]): 当前最高优先级挂起IRQ的中断源编号（0-63）。
• NIPRILVL(Bits [9:6]): 当前最高优先级挂起IRQ的软件优先级等级（0-15）。 在IRQ的ISR中，通常首先读取NIVECTOR，然后通过查表或计算跳转到对应的服务程序。读取这个寄存器本身可能具有副作用（如清除某些内部状态），因此建议只读一次并保存到变量中。

快速中断向量寄存器（FIVECSR, 0x00223044）当发生FIQ时，CPU可以读取此寄存器。

• FIVECTOR(Bits [5:0]): 当前最高优先级挂起FIQ的中断源编号。 由于FIQ通常用于处理单一最紧急事件，其ISR往往是直接写死的，但FIVECTOR在多个中断源共享一个FIQ处理程序时（不推荐，但有时为了节省资源会这么做）仍有参考价值。

4. MC9328MXL中断编程实战与流程

理论最终要落实到代码。下面我们以一个具体的场景为例：在MC9328MXL上配置UART1接收中断（假设为中断源30）和定时器1中断（中断源59），并编写完整的中断服务框架。

4.1 系统初始化与AITC基础配置

在main函数或系统初始化例程中，我们需要先搭建好中断处理的舞台。

#include <stdint.h> // 假设AITC寄存器基地址已定义 #define AITC_BASE ((volatile uint32_t *)0x00223000) // 常用寄存器偏移量定义 #define INTCNTL (*(AITC_BASE + 0x00/4)) #define NIMASK (*(AITC_BASE + 0x04/4)) #define INTENNUM (*(AITC_BASE + 0x08/4)) #define INTDISNUM (*(AITC_BASE + 0x0C/4)) #define INTENABLEH (*(AITC_BASE + 0x10/4)) #define INTENABLEL (*(AITC_BASE + 0x14/4)) #define INTTYPEH (*(AITC_BASE + 0x18/4)) #define INTTYPEL (*(AITC_BASE + 0x1C/4)) #define NIVECSR (*(AITC_BASE + 0x40/4)) void AITC_Init(void) { // 1. 初始化阶段，确保所有中断被屏蔽 INTENABLEH = 0x00000000; INTENABLEL = 0x00000000; // 2. 将所有中断初始化为普通中断(IRQ) INTTYPEH = 0x00000000; INTTYPEL = 0x00000000; // 3. 将所有IRQ优先级设为默认最低级(可选，复位后已是0) // 假设我们使用NIPRIORITY寄存器，这里需要根据具体位域操作 // 为简化，假设有函数 SetIrqPriority(int source, int priority) // SetIrqPriority(30, 5); // UART1 RX中断设为优先级5 // SetIrqPriority(59, 10); // 定时器1中断设为优先级10 (更高) // 4. 设置NIMASK，允许所有优先级的中断（根据实际需求调整） // 复位后NIMASK=0x1F，屏蔽所有。我们需要将其设为小于我们所用优先级的数值。 // 例如，我们使用的最低优先级是5，则NIMASK必须小于5。 NIMASK = 0x04; // 屏蔽优先级0-4，允许优先级5及以上的IRQ // 5. 配置INTCNTL（根据系统需求，例如无DMA时可暂不配置） // INTCNTL = (1<<19) | (1<<20); // 使能FIQ和IRQ的总线仲裁禁止（如���需要） }

4.2 配置特定外设中断

假设我们已经初始化了UART1和Timer1外设，现在需要配置其中断。

void UART1_Interrupt_Config(void) { // 1. 配置UART1自身的中断使能位（例如使能接收中断） // UART1->CR1 |= UART_CR1_RXNEIE; // ���设的寄存器操作 // 2. 在AITC中使能UART1 RX中断（源30） // 使用硬件加速寄存器INTENNUM INTENNUM = 30; // 等效于将INTENABLEL的bit30置1 // 3. 设置该中断为普通中断(IRQ)（默认就是0，可省略） // 如果需要设为FIQ，则需设置INTTYPEL的bit30 // INTTYPEL |= (1 << 30); // 谨慎使用，FIQ通常留给最紧急事件 // 4. 设置该IRQ的软件优先级（假设通过函数操作NIPRIORITY寄存器） SetIrqPriority(30, 5); // 设置为优先级5 } void Timer1_Interrupt_Config(void) { // 1. 配置Timer1自身的中断使能（例如溢出中断） // TIMER1->CR |= TIM_CR_UIE; // 2. 在AITC中使能Timer1中断（源59） INTENNUM = 59; // 3. 设置优先级（高于UART1） SetIrqPriority(59, 10); // 设置为优先级10 }

4.3 编写IRQ总入口与向量化ISR

在ARM体系中，发生IRQ时，CPU会跳转到固定的异常向量地址（通常是0x00000018）。我们需要在这里放置一个跳转指令，指向我们的IRQ总处理程序。

; 在启动文件或汇编初始化代码中设置向量表 AREA |.vectors|, CODE, READONLY LDR PC, =Reset_Handler LDR PC, =Undefined_Handler LDR PC, =SWI_Handler LDR PC, =Prefetch_Abort_Handler LDR PC, =Data_Abort_Handler NOP ; 保留 LDR PC, =IRQ_Handler ; IRQ向量，跳转到C函数 LDR PC, =FIQ_Handler

接下来是IRQ总处理程序的C语言实现，它负责读取NIVECSR并分发到具体的中断服务例程。

// 中断服务函数指针类型定义 typedef void (*ISR_Handler_t)(void); // 中断向量表，64个元素，初始化为默认处理函数（死循环或空函数） ISR_Handler_t IRQ_Vector_Table[64] = { [0 ... 63] = Default_IRQ_Handler }; // 注册中断服务例程 void Register_IRQ_Handler(uint32_t source_num, ISR_Handler_t handler) { if(source_num < 64 && handler != NULL) { IRQ_Vector_Table[source_num] = handler; } } // 默认中断处理函数 void Default_IRQ_Handler(void) { // 可以在这里记录未知中断，或者直接死循环以便调试 while(1); } // UART1 RX中断服务例程 void UART1_RX_ISR(void) { // 1. 读取UART1状态寄存器，判断是否为接收中断 // 2. 读取接收到的数据 // 3. 清除UART1内部的中断标志位！！！（至关重要） // 4. 如果需要，也可以在这里清除AITC的挂起位（但通常由硬件自动处理） } // Timer1中断服务例程 void Timer1_ISR(void) { // 1. 处理定时事件（例如翻转LED，释放信号量等） // 2. 清除Timer1的中断标志位！！！ } // IRQ总入口函数（用C编写，但需注意编译器可能生成的栈对齐和寄存器保存） void __attribute__((interrupt("IRQ"))) IRQ_Handler(void) { uint32_t vector; ISR_Handler_t isr_handler; // 读取当前最高优先级的IRQ向量号 vector = NIVECSR & 0x3F; // 提取低6位 // 根据向量号从表中获取对应的ISR函数指针 isr_handler = IRQ_Vector_Table[vector]; // 执行中断服务例程 isr_handler(); // 注意：编译器属性`interrupt("IRQ")`通常会确保函数正确返回（如使用subs pc, lr, #4） }

在主函数中，我们需要注册具体的ISR：

int main(void) { // 硬件初始化 System_Init(); AITC_Init(); // 外设初始化 UART1_Init(); Timer1_Init(); // 配置中断 UART1_Interrupt_Config(); Timer1_Interrupt_Config(); // 注册中断服务程序到向量表 Register_IRQ_Handler(30, UART1_RX_ISR); // UART1 RX中断源30 Register_IRQ_Handler(59, Timer1_ISR); // Timer1中断源59 // 全局中断使能（操作ARM CPSR寄存器，通常用汇编指令） __enable_irq(); // 假设的编译器内置函数 while(1) { // 主循环，处理非实时任务 // 中断会随时打断这里 } }

4.4 实现可重入中断与优先级管理

可重入中断是指一个高优先级的中断能够打断正在执行的低优先级中断服务程序。AITC通过NIMASK寄存器天然支持这一特性。

void High_Priority_ISR(void) { // 这个ISR优先级很高，它允许被更高或同等优先级（但源编号更大）的中断嵌套 // 但通常我们会在入口处临时提升NIMASK，防止被同级或更低中断打断 uint32_t old_mask = NIMASK; NIMASK = CURRENT_ISR_PRIORITY; // 屏蔽所有优先级<=当前优先级的中断 // ... 执行关键代码 ... NIMASK = old_mask; // 恢复之前的屏蔽级别 } void Low_Priority_ISR(void) { // 这个ISR优先级较低。 // 在执行过程中，如果发生了高优先级中断（其优先级 > NIMASK当前值）， // ARM内核会自动保存现场并跳转到高优先级ISR。 // 高优先级ISR执行完毕后，再返回到此处继续执行。 // 因此，在低优先级ISR中访问共享资源时，仍需考虑与高优先级ISR的竞态条件。 }

关键在于，在进入一个ISR后，软件可以动态地将NIMASK设置为当前中断的优先级（或更高），从而屏蔽掉所有同级和更低优先级的中断，实现临界区保护。退出ISR前再恢复原来的NIMASK值。

5. 调试技巧、常见问题与避坑指南

在实际开发中，中断相关的Bug往往最难定位。以下是一些从实践中总结的经验和常见问题。

5.1 中断无法触发的排查步骤

1. 检查外设本身的中断使能：这是最常犯的错误。AITC的INTENABLE寄存器只是“总开关”，每个外设模块（如UART、Timer）内部还有自己的中断使能位。必须两者都打开。
2. 确认中断类型：检查INTTYPE寄存器，确认你期望的中断源是被配置为IRQ还是FIQ。你的总入口函数（IRQ_Handler或FIQ_Handler）是否正确？
3. 检查NIMASK屏蔽级别：如果使用的是IRQ，确保NIMASK寄存器的值小于你为该中断配置的软件优先级。例如，中断优先级为5，NIMASK必须小于5（即0-4）。
4. 确认中断标志清除：在ISR中，必须清除产生该中断的外设模块内部的标志位。如果只清除了AITC或CPU层面的标志，外设会认为中断仍在请求，导致中断持续触发或无法触发下一次中断。清除顺序一般是：先处理数据/事件，再清除标志。
5. 检查中断向量表安装：确保在启动代码或初始化阶段，正确将IRQ_Handler的函数地址安装到了ARM的IRQ异常向量（0x00000018）处。链接器脚本需要确保向量表位于正确的物理地址。
6. 使用INTFRC寄存器进行软件触发：这是一个强大的调试手段。在确认AITC配置（使能、类型、优先级）正确后，尝试在调试器中手动向INTFRC寄存器的对应位写1。如果这样能触发中断，说明AITC和CPU端的中断通路是好的，问题很可能出在外设的信号生成或连接上。

5.2 中断响应异常或系统卡死

1. 现场保存/恢复不完整：在汇编编写的ISR入口，或者编译器未能正确生成中断属性函数时，可能会漏掉某些寄存器的保存（如SPSR, LR_irq）。确保中断函数使用了正确的编译器属性（如__attribute__((interrupt("IRQ")))）或汇编代码正确保存了所有必要寄存器。
2. 中断嵌套与栈溢出：如果使能了中断嵌套，高优先级中断可能打断低优先级中断。每一层中断都会消耗栈空间。如果栈空间分配不足，会导致栈溢出，破坏内存，造成不可预知的行为。务必为每种模式（特别是IRQ和FIQ模式）分配足够的栈。
3. 在ISR中执行耗时操作：中断服务程序应该尽可能短小精悍。长时间关中断、进行复杂的浮点运算、调用不可重入函数、等待外部慢速事件等，都会导致系统实时性下降，���至错过其他重要中断。应将非紧急处理推迟到主循环或低优先级任务中。
4. 共享资源访问冲突：如果主循环和多个ISR访问同一个全局变量或硬件寄存器，而没有保护机制（如关中断、信号量），会导致数据损坏。在ISR中访问共享资源时，如果该资源也可能被更低优先级中断访问，则需要临时提升NIMASK或使用其他同步机制。

5.3 中断优先级配置的实践经验

• FIQ慎用：FIQ虽然快，但资源（专用寄存器）有限，且会屏蔽所有IRQ。通常只将系统中最关键、服务时间极短（如几行汇编指令）的事件设为FIQ，例如看门狗喂狗、高速PWM更新等。
• 优先级数量化：不要随意分配优先级。建议将系统中断分为几个明确的等级，例如：
  • 紧急级（15-12）：系统故障、硬件错误、看门狗。
  • 实时级（11-8）：运动控制、关键通信、高速ADC。
  • 处理级（7-4）：普通通信（UART）、用户输入、中等速度定时。
  • 后台级（3-0）：LED闪烁、状态查询、非关键日志。
• 利用NIMASK动态调整：在访问非常重要的全局数据结构或执行关键序列时，可以临时提高NIMASK值，屏蔽大部分中断，执行完毕后再恢复。这比全局关中断（操作CPSR的I位）更精细，对系统实时性影响更小。

5.4 性能优化建议

• 使用INTENNUM/INTDISNUM：如前所述，始终使用这两个硬件加速寄存器来开关中断，而不是直接读写INTENABLE。
• 精简ISR：ISR里只做最必要的事情：读取数据、清除标志、通知任务（例如释放信号量、设置事件标志）。复杂的处理交给主循环或RTOS任务。
• 向量化跳转：利用好NIVECSR提供的向量号，通过查表跳转，效率远高于在ISR中遍历所有可能的中断源状态寄存器。
• 对齐访问：确保对AITC的所有寄存器访问都是32位对齐的。非对齐访问在某些ARM架构上可能导致数据异常或性能损失。

中断编程是嵌入式开发的精髓之一，理解AITC这样的硬件控制器，并遵循严谨的配置和处理流程，是构建稳定、高效实时系统的基石。从仔细阅读芯片手册的寄存器描述开始，到编写第一个能稳定响应的中断服务程序，再到处理复杂的中断嵌套和资源共享问题，每一步都需要清晰的逻辑和对硬件行为的深刻理解。希望这篇结合了原理与实战的解析，能为你深入MC9328MXL或类似ARM9平台的开发提供扎实的参考。