MPC8260 FCC HDLC控制器编程与错误处理实战指南

1. MPC8260 FCC HDLC控制器：从手册到实战的深度解析

如果你正在开发基于PowerQUICC II系列处理器的通信设备，比如路由器、接入网关或者工业控制器的广域网接口，那么FCC（快速通信控制器）的HDLC模式几乎是你绕不开的一环。手册里那几十页关于编程模型和错误处理的描述，字都认识，但组合起来就像天书——寄存器位域、命令序列、缓冲描述符（BD）的状态流转，每一个细节都关乎着链路的稳定与性能。我花了相当长的时间，在调试示波器、逻辑分析仪和串口打印信息之间反复横跳，才把这些零散的规范条文，变成了脑子里清晰的、可以指导编码的操作流程。这篇文章，我就结合MPC8260的官方手册和实际踩坑经验，把FCC HDLC控制器的编程模型和错误处理机制掰开揉碎了讲清楚，目标是让你看完后，能直接动手写出稳定可靠的驱动代码。

HDLC协议本身是个老而弥坚的标准，它的标志位定界、零比特插入和CRC校验机制，为串行链路提供了可靠的数据帧传输基础。而在MPC8260这类高度集成的通信处理器上，HDLC的繁重工作被卸给了FCC这个硬件加速引擎。你的核心任务，从处理每一个比特位，转变为如何正确地配置这个引擎，并优雅地处理它运行时抛出的各种事件和异常。这其中的关键，就在于理解其以缓冲描述符（BD）为核心的“生产者-消费者”模型，以及与之配套的命令集和状态寄存器。搞懂了这些，你就能让数据在内存和串行线路之间高效、自动地流动起来，而CPU只需在关键时刻进行干预。

2. HDLC控制器核心架构与数据流剖析

2.1 全局视角：FCC在PowerQUICC II中的角色

MPC8260的FCC是一个高度可配置的通信协处理器。它并非一个固定的硬件模块，而是一个可以通过GFMR[MODE]字段被塑造成HDLC、透明模式甚至以太网控制器的通用引擎。当配置为HDLC模式时，它就化身为一套完整的HDLC协议处理硬件，承担起帧定界、零比特插入/删除、CRC生成/校验、地址匹配等所有链路层脏活累活。

与纯软件实现或简单的UART加DMA方案相比，FCC HDLC控制器的优势是压倒性的。首先，它解放了CPU。CRC计算、标志位/中止序列的识别、比特操作都是硬件实时完成的，CPU仅需处理以“帧”为单位的缓冲描述符，中断频率大大降低。其次，它提供了极高的可靠性。硬件状态机对协议时序的处理是精确且一致的，避免了软件轮询可能带来的响应延迟或遗漏。最后，其性能可预测。基于BD的链式管理，使得数据吞吐量可以直接与内存带宽和串行时钟速率关联，便于进行系统级性能估算。

2.2 数据结构的统一性与缓冲描述符（BD）机制

手册中强调，HDLC控制器“使用与其他模式相同的数据结构”。这句话至关重要，它意味着一旦你掌握了FCC的BD机制，就掌握了操作所有FCC模式（如透明模式）的钥匙。这个数据结构的核心就是发送缓冲描述符（TxBD）和接收缓冲描述符（RxBD）。

你可以把BD理解为一个“任务工单”。对于发送，CPU准备好数据缓冲区，然后填写一张TxBD工单（设置数据长度、缓冲区指针、并置位R(Ready)位），交给FCC。FCC的SDMA（串行DMA）引擎会自动取走这个工单，将对应缓冲区的数据搬移到发送FIFO，按照HDLC格式封装（加标志、CRC等）并发送出去。发送完成后，FCC会在同一张工单上“盖章”（更新状态位，如清除R位，或设置错误位），并通过中断通知CPU来“验收”结果。

接收过程类似但方向相反。CPU准备一系列空的数据缓冲区和对应的RxBD（置位E(Empty)位），交给FCC。FCC收到一个完整的HDLC帧后，会自动找到下一个E=1的RxBD，将帧数据（去除标志位，但包含地址、控制和CRC字段）填入对应缓冲区，然后“盖章”（清除E位，设置L(Last)、F(First)等状态位），并通知CPU处理。

这种基于BD的链式结构支持多缓冲（Multibuffer）操作。一个很长的帧可以被拆分到多个物理上不连续的缓冲区中（通过多个BD链接），反之，多个短帧也可以被收/发到同一个缓冲区（通过BD的L位标识帧边界）。这为驱动程序的缓冲区管理提供了极大的灵活性。

2.3 地址识别逻辑详解

HDLC支持点对点和点对多点通信，地址字段用于区分不同的站点。FCC的地址识别是硬件完成的，这能进一步过滤无关帧，减轻CPU负担。其逻辑通过HMASK（地址掩码）和HADDR1~HADDR4（地址寄存器）配合工作。

手册中的图36-2是理解这一点的关键。它展示了8位和16位地址识别的两种模式：

• 8位地址识别：HMASK寄存器用于屏蔽地址字节中需要忽略的位。例如，设置HADDR1 = 0x55，HMASK = 0x00FF。这意味着FCC只关心地址字节的低8位（0xFF屏蔽了高8位），只要接收到的地址字节低8位是0x55，即0xXX55，就认为地址匹配。这常用于扩展寻址或组播地址匹配。
• 16位地址识别：此时HMASK通常设置为0xFFFF（全匹配）。HADDR1和HADDR2可以分别存储一个具体的16位地址（如0xAA68）和广播地址（如0xFFFF）。FCC会将接收到的16位地址（两个字节）与HADDR1、HADDR2等进行比较，决定是否接收该帧。

注意：地址识别发生在帧的起始标志之后。如果地址不匹配，FCC会直接丢弃该帧，不会为其分配RxBD，也不会产生任何接收中断（除非发生覆盖错误等全局性错误）。这要求你在设计协议时，必须明确地址字段的长度和格式，并正确配置这些寄存器。

3. 编程模型核心：命令集与缓冲描述符详解

3.1 HDLC命令集：控制数据流的开关

FCC HDLC控制器不是上电就自动运行的，它需要CPU通过CP（通信处理器）命令寄存器（CPCR）下达明确的指令来启动、停止或重置各种流程。这些命令是驱动与硬件控制器交互的“语言”。

1. 发送命令

• STOP TRANSMIT：立即停止发送。这是最粗暴的停止方式。如果命令下发时正在发送一个帧，控制器会最多再发送64个比特后强行中止，并发送一个0x7F的 abort 序列，然后开始发送标志位或空闲序列。关键点在于：TBPTR（发送BD表指针）不会前进，当前帧对应的BD状态可能处于不完整状态。这个命令通常用于紧急错误恢复或链路重置。
• GRACEFUL STOP TRANSMIT：优雅停止发送。这是推荐的方式。控制器会等待当前正在传输的帧完整发送完毕后，再停止。完成后会设置FCCE[GRA]事件位。此时，TBPTR指向的是下一个待发送的BD。你可以安全地修改发送参数（包括BD表），然后通过RESTART TRANSMIT命令从TBPTR指向的位置恢复发送。这避免了帧被截断的问题。
• RESTART TRANSMIT：重启发送。在发送被STOP TRANSMIT或GRACEFUL STOP命令停止后，或者发生发送错误（如欠载或CTS丢失）后，必须使用此命令来重新使能发送通道。发送将从TBPTR当前指向的BD开始。
• INIT TX PARAMETERS：初始化发送参数。将发送相关的参数RAM（如TBASE,TBPTR, 各种计数器）重置为默认状态。务必注意：此命令只能在发送器被禁用（例如，通过GFMR寄存器禁用FCC或已执行STOP TRANSMIT）时使用。

2. 接收命令

• ENTER HUNT MODE：强制进入搜索模式。这个命令会强制接收器中止当前正在接收的帧（无论是否完整），清���相关状态，并将RxBD[E]置位，然后开始重新搜索标志位序列。它常用于链路同步丢失后的快速恢复，或者在你想主动丢弃当前帧时使用。
• INIT RX PARAMETERS：初始化接收参数。与发送类似，重置接收侧参数RAM（如RBASE,RBPTR,MRBLR等）。同样，必须在接收器禁用时使用。

实操心得：在驱动初始化序列中，我通常会先执行INIT TX AND RX PARAMETERS（这个命令同时重置收发参数），然后配置所有寄存器，最后才使能FCC通道并开始准备BD。在需要重启链路时，顺序通常是：1)STOP TRANSMIT/ENTER HUNT MODE；2) 等待操作完成（查询状态或中断）；3) 执行INIT命令重置参数；4) 重新初始化BD环；5)RESTART TRANSMIT。这个顺序能确保状态机的干净重启。

3.2 接收缓冲描述符（RxBD）的实战解读

RxBD是驱动接收流程的核心。图36-4和表36-7需要结合起来看。我们重点关注状态位（Offset+0的高字节）：

• E(Empty):所有权标志。1表示缓冲区空，归FCC所有，FCC可以往里写数据。0表示缓冲区满，归CPU所有，CPU可以读取数据。驱动初始化时，需要将整个RxBD环的所有BD的E位置1。FCC每收满一个缓冲区（或遇到帧结束/错误），就将其清零。
• W(Wrap):环结束标志。1表示这是BD表中的最后一个描述符。FCC处理完这个BD后，会自动跳回RBASE指向的第一个BD，形成环形队列。在HDLC模式下，BD表必须包含多于一个BD，否则无法工作。
• L(Last) &F(First):帧边界标识。F=1表示这个BD中的数据是一个帧的开始（包含地址字段）。L=1表示这是帧的结束。一个帧可能跨越多个BD，也可能一个BD包含多个帧（通过连续的F和L标识）。L位被设置，意味着收到了结束标志或发生了错误（此时CD,OV,AB,LG等错误位可能同时被设置）。
• I(Interrupt):中断使能。如果设置，当该BD被使用（即E被FCC清零）时，会触发FCCE[RXB]事件。如果RXB中断在FCCM中被使能，就会产生CPU中断。这允许你对特定BD（如每个帧的第一个BD）进行精确的中断控制，避免每个缓冲区都中断的开销。
• CM(Continuous Mode):连续模式。这是一个高级且危险的特性。设置后，当FCC关闭此BD时，不会自动清除E位。这意味着下一次FCC循环到这个BD时，会覆盖缓冲区中之前的数据。这可以用于实现极高吞吐量的“乒乓缓冲区”，但你必须确保在数据被覆盖前，CPU已经处理完毕。任何接收错误都会导致E位被清除，无论CM位如何。
• LG,NO,AB,CR,OV,CD:错误状态位。这是错误处理的关键，我们将在下一章详细展开。

数据长度与指针：

• Data Length: FCC写入的接收到的八位位组（Octet）数。对于L=1的BD，这个长度包含整个帧的数据，包括2或4字节的CRC。驱动在处理帧数据时，需要根据这个长度和CRC配置，决定是否剥离CRC字段。
• Rx Data Buffer Pointer: 缓冲区首地址。手册强调，除非启用了时间戳功能（FPSMR[TS]=1），否则这个地址必须是32字节对齐的。这是因为CPM的DMA引擎有对齐要求，违反会导致数据错误或性能下降。

3.3 发送缓冲描述符（TxBD）的配置要点

TxBD的格式（图36-6，表36-8）与RxBD类似，但关注点不同。

• R(Ready):就绪标志。1表示缓冲区数据已准备好，可以由FCC取走发送。CPU在填充好数据和设置好其他参数后，最后才置位R。一旦置位，CPU就不应再修改这个BD，直到FCC将其发送完毕并清除R位。
• TC(Transmit CRC):发送CRC。仅当L=1（最后一个缓冲区）时有效。0表示在数据后直接发送结束标志（不发送CRC），这用于测试目的（发送错误CRC）。1表示在数据后附加CRC序列，然后发送结束标志。这是正常通信时的设置。
• UN(Underrun) &CT(CTS Lost):发送错误位。由FCC在发送完成后设置，指示发送过程中出现的错误。
• Data Length: 需要发送的字节数。必须大于0。
• Tx Data Buffer Pointer: 发送数据缓冲区指针。对此指针的对齐要求比接收端宽松，可以是任意地址（奇/偶均可）。

注意事项：发送多缓冲帧时，只有最后一个BD的L位需要置1，并且只有最后一个BD的TC位有意义。中间缓冲区的L和TC位都应设为0。FCC会按照BD链的顺序依次发送各个缓冲区中的数据，将它们组合成一个完整的HDLC帧。

4. 错误处理：从状态位到问题定位

HDLC控制器的错误处理能力是其可靠性的基石。错误通过三种机制报告：BD中的状态位、专用的错误计数器（手册中提及但未在片段中展开），以及HDLC事件寄存器（FCCE）。

4.1 发送错误解析与应对

发送错误相对简单，主要记录在TxBD中（表36-4）。

1. Transmitter Underrun (发送器欠载)：

   • 现象：FCC的发送FIFO在需要数据时为空。通常是因为CPU没有及时准备好下一个BD（即未将R位置1），导致DMA无法及时供给数据。
   • 硬件行为：FCC终止当前缓冲区的发送，发送一个ABORT序列（导致接收方CRC错误），关闭该缓冲区，在TxBD中设置U位，并产生TXE中断（如果使能）。发送通道停止，等待RESTART TRANSMIT命令。
   • 排查与解决：
     • 检查BD环管理：确保在发送完成中断服务程序（ISR）中，及时处理已发送完成的BD（例如，释放缓冲区内存），并准备好新的BD（置位R）。BD环是否出现了“断链”？W位设置是否正确？
     • 检查中断延迟：如果系统中断响应太慢，可能导致FCC处理完整个BD环后，CPU还没来得及补充新的BD。可以考虑增加BD环的长度，或者使用CM（连续模式）让同一个BD被重复使用（需谨慎）。
     • 检查数据缓冲区：确保Tx Data Buffer Pointer指向有效的、可读的内存区域。

2. CTS Lost During Frame Transmission (CTS信号丢失)：

   • 现象：在NMSI（非复用串行接口）模式下，用于流量控制的CTS信号在帧传输过程中变为无效（通常为高电平）。
   • 硬件行为：FCC终止当前帧的发送，关闭缓冲区，在TxBD中设置CT位，并产生TXE中断。发送通道停止，等待RESTART TRANSMIT命令。
   • 排查与解决：
     • 检查物理线路：CTS是对方设备（如Modem）发送的硬件流控信号。检查连接线缆是否松动，对方设备是否正常工作。
     • 检查配置：确认GFMR[RTSM]（RTS模式）是否配置正确，以启用硬件流控。
     • 理解FPSMR[MFF]的影响：如果MFF=1（允许多帧在FIFO中），当CTS丢失时，CT位可能不会精确地设置在发生错误的那个帧对应的BD上，而是设置在当前打开的BD上。这在调试时需要留意。

4.2 接收错误深度排查指南

接收错误更为多样，记录在RxBD中（表36-5），是调试链路问题的主要信息来源。

1. Overrun Error (过载错误)：

   • 现象：接收FIFO已满，但又有新数据到达，导致旧数据被覆盖。这是最严重的接收错误之一，��味着CPU处理数据的速度跟不上线路速率。
   • 硬件行为：发生覆盖的字节及帧状态丢失。FCC关闭当前缓冲区，设置RxBD[OV]，产生RXF中断，然后进入搜索模式。关键点：即使这个帧的地址不匹配，也会打开一个长度为2的RxBD��报告这个覆盖错误。
   • 排查与解决：
     • 首要检查CPU负载：接收中断服务程序（ISR）是否执行时间过长？是否被更高优先级中断频繁打断？优化ISR，只做最必要的操作（如将BD放入处理队列），将数据处理移到主循环或低优先级任务中。
     • 增大MRBLR（最大接收缓冲区长度）：单个缓冲区能容纳更多数据，减少FCC关闭缓冲区、产生中断的频率。
     • 增加RxBD环的数量：提供更多的空缓冲区供FCC使用。
     • 使用连续模式（CM）需极度谨慎：在高速率下，CM模式要求CPU必须在下一个帧覆盖缓冲区前处理完数据，否则必然丢数。除非有绝对把握，否则在稳定通信中不建议启用。

2. Abort Sequence (中止序列)：

   • 现象：接收到连续7个或更多的“1”。在HDLC中，这表示一个“中止”信号，用于紧急终止当前帧。
   • 硬件行为：如果正在接收帧，则关闭缓冲区，设置RxBD[AB]，产生RXF中断，并递增内部中止序列计数器。对于中止的帧，不检查CRC和非八位位组错误。接收器随后进入搜索模式。
   • 排查与解决：
     • 区分正常中止与线路干扰：协议本身可能使用中止序列。检查对端是否主动发送了中止。
     • 检查线路质量：长串的“1”也可能是线路噪声。检查物理层，如信号电平、阻抗匹配、屏蔽等。
     • 检查零比特删除逻辑：发送方的零比特插入和接收方的删除是配对工作的。如果接收方删除逻辑故障，可能导致将正常的“0”后的“11111”误判为连续6个“1”，再加上标志位前的“0”被删除，就可能凑成7个“1”。但这通常由硬件保证，软件问题概率低。

3. CRC Error (循环冗余校验错误)：

   • 现象：接收帧的CRC校验和不匹配。
   • 硬件行为：FCC将CRC字节写入数据缓冲区，关闭缓冲区，设置RxBD[CR]，产生RXF中断，并递增CRC错误计数器。接收器随后进入搜索模式。
   • 排查与解决：
     • 确认CRC类型：检查FPSMR[CRC]字段配置是否正确（CCITT-CRC16还是CRC32），必须与对端一致。
     • 检查数据范围：CRC计算的范围是从地址字段的第一个字节开始，到信息字段的最后一个字节结束（即CRC本身不参与计算）。确认发送方和接收方对帧内容的界定是否一致（例如，是否包含了地址和控制字段）。
     • 线路噪声：这是最常见的原因。CRC错误直接反映了传输过程中发生了比特错误。需要检查物理链路质量。

4. Nonoctet Aligned Frame (非八位位组对齐帧)：

   • 现象：接收到的帧的比特长度不是8的整数倍。
   • 硬件行为：FCC将收到的数据写入缓冲区，关闭缓冲区，设置RxBD[NO]，产生RXF中断。对于非对齐帧，CRC错误状态应被忽略（因为帧长不对，CRC计算基准已错乱）。
   • 排查与解决：
     • 几乎总是发送方问题：HDLC协议要求帧内数据必须是八位位组对齐的。这通常意味着发送方的软件或硬件在组帧时出现了错误，例如计算长度有误，或者在零比特插入过程中出现了逻辑错误。
     • 手册提供了数据提取方法：通过查找缓冲区最后一个字节中最低有效位的“1”，可以定位有效数据的结束位置。这在调试时可用于分析错误帧的实际内容。

5. CD Lost During Frame Reception (载波检测丢失)：

   • 现象：在NMSI模式下，载波检测（CD）信号在帧接收过程中丢失。
   • 硬件行为：FCC终止帧接收，关闭缓冲区，设置RxBD[CD]，产生RXF中断。此错误具有最高优先级，帧的其余部分丢失，且不再检查该帧的其他错误。接收器进入搜索模式。
   • 排查与解决：纯硬件链路问题。检查Modem或线路连接状态。

4.3 事件寄存器（FCCE）与状态寄存器（FCCS）的协同使用

FCCE是中断事件的集合，而FCCS提供了实时（Real-Time）的线路状态。

• FCCE[RXF]vsFCCE[RXB]：这是容易混淆的一对。RXF在一个完整帧接收完毕后置位（在结束标志最后一位之后至少2个时钟）。RXB则在任何一个设置了I位的RxBD被填满时置位，不关心是否是一个完整的帧。如果你为每个BD都设置了I位，那么一个长帧可能会产生多个RXB中断，但只有一个RXF中断。通常，使用RXF中断来驱动帧处理流程更为高效和清晰。
• FCCE[TXB]vsFCCE[TXE]：类似地，TXB在一个BD发送完成（对于帧中最后一个BD，是在结束标志开始发送时）置位。TXE则在发生发送错误（欠载或CTS丢失）时置位。在驱动中，我通常使能TXE中断进行错误处理，而对于正常的发送完成，可能采用轮询BD状态或仅在最后一个BD使能TXB中断的方式，以减少中断开销。
• FCCS[FG](Flags) 和FCCS[ID](Idle)：这两个位提供了宝贵的链路层诊断信息。FG为1表示当前正在接收标志位序列（0x7E）。ID为1表示RXD线路上已持续收到15个以上的“1”（空闲序列）。通过监控这两个位，你可以判断链路是否处于活跃状态、是否一直处于标志态（可能对端未发送数据或发送器故障）、或者是否一直处于空闲态（可能链路断开）。

图36-8的时序图非常值得反复研究，它清晰地展示了在帧收发过程中，各个事件（FLG,IDL,RXB,RXF,TXB,CT）是如何在时间轴上依次触发的。理解这张图，对于编写正确的状态机和调试复杂的链路问题有巨大帮助。

5. HDLC模式寄存器（FPSMR）关键配置解析

FPSMR寄存器在HDLC模式下被用作HDLC模式寄存器，它控制着一些协议相关的细微行为。

• NOF(Number of Flags)：帧间最小标志数。设置为0意味着背靠背（Back-to-Back）帧之间没有额外的标志，前一帧的结束标志就是后一帧的开始标志。这对于最大化链路利用率很重要。增加NOF会在帧间插入空闲标志，可以给处理能力较弱的接收端更多处理时间。
• FSE(Flag Sharing Enable)：标志共享使能。仅当GFMR[RTSM]=1（RTS模式）时有效。如果NOF=0且FSE=1，则背靠背帧之间共享一个标志。这主要用于七号信令系统（SS7）等特定协议。
• MFF(Multiple Frames in FIFO)：这是一个性能与可靠性的权衡选项。当MFF=0（默认）时，发送FIFO中绝不允许超过一个HDLC帧。这保证了CTS丢失错误能精确地报告在发生错误的那个帧上。当MFF=1时，发送FIFO中可以容纳多个小帧，这能显著提升小帧背靠背发送时的吞吐量，因为减少了帧间等待时间。但代价是，如果发生CTS丢失，错误可能无法精确定位到具体的帧。手册脚注给出了一个关键警告：在HDLC半字节模式（Nibble Mode）下，如果MFF=0，CPM可能与FCC HDLC控制器失去同步，导致控制器卡死停止发送。因此，在HDLC半字节模式下，必须设置MFF=1，或者改用HDLC比特模式。
• TS(Time Stamp)：时间戳功能。启用后，会在接收BD的数据缓冲区开头添加一个32位的时间戳。这用于精确测量帧到达时间。重要：启用此功能后，接收缓冲区指针必须是（32字节对齐 - 4），即(buffer_addr % 32) == 28，以满足DMA对齐要求，同时为时间戳留出空间。BD中报告的Data Length不包含这4字节的时间戳。
• CRC：选择CRC类型。00对应16位CCITT-CRC（X.25, HDLC常用），10对应32位CCITT-CRC（用于以太网和某些HDLC变种）。必须与对端设备严格一���。

6. 驱动编写实战与调试技巧

6.1 初始化与BD环构建流程

1. 禁用FCC：在配置任何参数前，通过GFMR寄存器禁用FCC的发送和接收。
2. 执行初始化命令：通过CPCR发送INIT TX AND RX PARAMETERS命令，清除所有状态。
3. 配置协议无关寄存器：设置GFMR[MODE]=HDLC， 配置时钟源、RTS/CTS模式等。
4. 配置HDLC特定寄存器：
   • FPSMR: 设置NOF,CRC等。
   • MRBLR: 设置最大接收缓冲区长度。需与内存中分配的缓冲区实际大小匹配。
   • MAX_IDL: 设置最大空闲时间（用于某些超时判断）。
   • RFTHR： 接收FIFO告警阈值（非必须，用于流控）。
   • HMASK/HADDR1-4: 配置地址识别。
5. 构建BD环：
   • 发送环：在内存中分配一个TxBD数组（例如8个）。设置每个BD的Data Buffer Pointer指向一个发送数据缓冲区，Data Length暂设为0，W位仅在最后一个BD设置。将所有BD的R位清零。将TBASE寄存器指向这个数组的首地址，TBPTR也初始化为TBASE。
   • 接收环：在内存中分配一个RxBD数组（必须大于1个）。分配对应的空数据缓冲区（注意32字节对齐）。设置每个BD的Data Buffer Pointer，Data Length无关，W位在最后一个BD设置。将所有BD的E位置1。将RBASE和RBPTR指向这个数组首地址。
6. 使能中断：在FCCM寄存器中使能所需的中断（如RXF,TXE），并在CPM中断控制器中配置相应的中断向量和优先级。
7. 使能FCC：设置GFMR使能发送和接收通道。
8. 启动操作：对于接收，由于RxBD的E位已置1，接收器会自动进入搜索模式并开始工作。对于发送，在需要发送数据时，填充第一个TxBD的数据并置位其R位。

6.2 中断服务程序（ISR）设计要点

ISR的设计目标是快进快出。

1. 读取FCCE寄存器：确定中断源。读取后，通过写1清除已处理的事件位。
2. 处理接收中断（RXF）：
   • 从RBASE开始，遍历RxBD环，寻找E=0的BD（表示已满）。
   • 检查该BD的L位。如果L=1，表示一个完整帧已收到。检查错误位（CR,AB,OV等），进行错误计数或日志记录。
   • 根据Data Length和缓冲区指针，读取帧数据。注意：如果启用了时间戳，前4字节是时间戳。数据中包含CRC字段，根据应用层协议决定是否剥离。
   • 处理完数据后，必须将该BD的E位置1，并将其归还给FCC。如果使用了CM模式，则无需操作E位（除非发生错误）。
   • 更新驱动内部的状态变量（如已处理BD计数）。
3. 处理发送中断（TXB或轮询）：
   • 遍历TxBD环，寻找R=0且已发送完成的BD（通常通过检查L位和R位共同判断，或者维护一个软件状态）。
   • 释放该BD关联的数据缓冲区内存。
   • 可以在此准备下一个要发送的帧，填充新的BD并置位R。如果使用BD环预分配策略，则只需简单地将一个空闲BD挂载到环上。
4. 处理错误中断（TXE）：
   • 读取FCCE确认是TXE。
   • 遍历TxBD环，找到状态字中UN或CT位被设置的BD。
   • 根据错误类型进行恢复：记录错误；如果可能，重发该帧（需要软件实现重传逻辑）；执行RESTART TRANSMIT命令重启发送通道。

6.3 常见调试问题速查表

调试这类硬件控制器，最有力的工具就是逻辑分析仪。抓取TXD、RXD、RTS、CTS、以及CPM总线上的关键信号（如中断线），结合软件打印的日志，可以清晰地还原出硬件与软件交互的完整时序，绝大多数疑难杂症都能迎刃而解。