MPC866 SCC硬件实现BISYNC同步通信协议详解

1. 项目概述：深入MPC866 SCC的BISYNC同步通信世界

在嵌入式系统开发，尤其是工业控制、金融终端或传统专有设备通信领域，我们常常需要与一些“老而弥坚”的协议打交道。BISYNC（Binary Synchronous Communication，二进制同步通信）就是这样一个经典协议。它诞生于上个世纪，以其严谨的帧结构和可靠的差错控制机制，在要求高数据完整性的串行通信场景中占据了重要地位。然而，在微控制器上纯软件实现BISYNC协议，意味着CPU需要频繁中断来处理每一个字符的同步、校验和特殊字符转义，这在多任务或高波特率场景下会成为性能瓶颈。

这时，硬件协处理器的价值就凸显出来了。飞思卡尔（现恩智浦）的MPC866 PowerQUICC处理器，其内部的通信处理器模块（CPM）和串行通信控制器（SCC）为BISYNC协议提供了完整的硬件支持。这意味着开发者可以将繁琐的字符级协议处理工作“卸载”给SCC硬件，CPU只需专注于高层应用逻辑和缓冲区管理，从而极大提升系统效率和响应能力。本文将带你深入MPC866 SCC的BISYNC模式，从协议原理到寄存器配置，从缓冲区描述符（BD）机制到实战中的避坑指南，为你还原一个高效、可靠的同步通信接口实现全景。

2. BISYNC协议核心原理与SCC硬件实现思路

要驾驭MPC866的SCC BISYNC模式，不能只停留在配置寄存器层面，必须理解硬件是如何“理解”并执行BISYNC协议规则的。这就像给一位助手交代任务，你必须清楚任务的每个细节，他才能准确无误地完成。

2.1 BISYNC协议帧结构精要

BISYNC协议的核心思想是“同步”和“受控”。其典型帧结构如下：[SYNC1 SYNC2] [数据字段] [ETX/ETB] [BCC]

• SYNC字符对：这是帧的“起跑线”。接收方持续比对输入数据流，一旦连续收到与预设SYNC1、SYNC2完全匹配的字符，就认为找到了帧的起始边界，退出“搜索模式”（Hunt Mode），进入字符组装阶段。SCC支持4位、8位、16位多种同步模式，甚至支持外部SYNC引脚触发，非常灵活。
• 数据字段：即要传输的有效信息。这里埋着一个“地雷”：数据中如果出现了与控制字符（如SYNC、DLE、ETX）相同的字节怎么办？这就是引入“透明模式”的原因。
• 控制字符：如ETX（文终）、ETB（块终）、ENQ（询问）等。它们是协议的“标点符号”，指示帧的结束、是否需要校验、后续动作等。SCC硬件可以识别最多8个用户自定义的控制字符，并自动触发相应操作（如关闭缓冲区、期待校验码、进入搜索模式），这大大减轻了CPU负担。
• 块校验字符（BCC）：用于差错检测，确保数据在传输过程中没有出错。BISYNC支持CRC-16和纵向冗余校验（LRC，即字节累加和）。SCC硬件能自动生成和校验BCC，这是其核心价值之一。

2.2 SCC硬件实现的关键设计思想

MPC866的SCC模块在设计BISYNC模式时，遵循了几个关键原则，理解这些原则对正确配置至关重要：

1. “描述”而非“驱动”：CPU的工作不是告诉SCC“现在发送一个A字符，然后等待，再发送一个B字符”。而是通过缓冲区描述符（BD）来“描述”要发送或接收的数据块：数据在哪、多长、是帧的第几个缓冲、是否需要计算校验、发送完后要不要中断CPU。SCC硬件根据这些描述自主完成整个数据块的搬移和协议封装。
2. 状态机驱动：SCC内部有一个精细的协议状态机。例如在发送时，它会自动在帧间插入SYNC字符对；在透明模式下发送时，遇到数据中的DLE字符会自动插入另一个DLE（字符填充）；接收时，能自动剥离SYNC/DLE字符并进行校验计算。这个状态机由配置寄存器（如GSMR, PSMR）和控制命令（如STOP TRANSMIT）来驱动和改变状态。
3. 中断与轮询的平衡：SCC通过BD中的I（中断）位和事件寄存器（SCCE）来通知CPU。你可以为每一个缓冲区结束都产生中断（精细控制但开销大），也可以只为整个帧结束或发生错误时产生中断（高效但响应稍慢）。如何设置取决于你的系统对实时性和CPU占用的权衡。
4. 灵活的缓冲区链：通过BD的W（Wrap）位和L（Last）位，可以构建一个环形的缓冲区链表。一个帧的数据可以分散在多个物理不连续的缓冲区中，SCC会自动按链顺序处理。这为管理大小不定的数据帧提供了极大的便利。

注意：初次接触时，最容易混淆的是透明模式（Transparent Mode）和控制字符的关系。简单来说，在非透明（正常）模式下，所有协议相关的特殊字符（SYNC, DLE, 控制字符）都具有其协议定义的功能。在透明模式下，只有紧跟在一个DLE字符之后的特殊字符才被赋予协议功能。数据中的DLE字符需要通过发送两个连续的DLE（DLE-DLE）来表示。SCC硬件能自动处理这种插入和剥离，这是其强大之处。

3. 核心寄存器与参数RAM配置详解

配置SCC的BISYNC模式，本质上是初始化一系列寄存器和参数RAM中的特定字段。这个过程就像为硬件状态机设置初始参数和行为规则。

3.1 全局配置寄存器：设定通信基础

GSMR (General SCC Mode Register)这是SCC的模式总开关，需要配置高位和低位两部分（GSMR_H, GSMR_L）。

• GSMR_L[MODE]：必须设置为BISYNC模式对应的值（查阅数据手册具体数值）。
• GSMR_H[SYNL]：同步模式选择。这是关键设置之一。
  • 00：使用外部SYNC引脚同步。适用于由外部设备提供同步信号的场景。
  • 01：4位同步（Nibble Sync）。使用DSR寄存器低4位作为同步模式。
  • 10：8位同步（Byte Sync）。使用DSR寄存器低8位。
  • 11：16位同步（BISYNC标准）。使用DSR寄存器全部16位。
• GSMR_H[RTSM]：决定发送器在帧间或空闲时的行为。
  • 0：发送SYNC字符对。
  • 1：发送空闲线（通常为高电平）。这在多站共享线路时有用。
• GSMR_H[RFW]：强烈建议设置为1，即配置接收FIFO为8位宽。这对于BISYNC模式是推荐的，能确保字符边界对齐，避免奇怪的接收错误。

DSR (Data Synchronization Register)这里存放的就是同步字符对SYNC1和SYNC2。例如，经典的BISYNC协议常用0x16作为SYNC1，0x16或另一个特定值作为SYNC2。你需要根据对端设备的要求，将这两个字节写入DSR。硬件在发送前和接收搜索时，都会以这个寄存器中的值为准。

3.2 协议特定模式寄存器：定义BISYNC行为细节

PSMR (Protocol-Specific Mode Register)这个寄存器专门针对BISYNC模式进行微调，是配置的另一个核心。

• CRC[4:5]：块校验序列（BCS）类型选择。
  • 01：选择CRC-16。生成多项式是X^16 + X^15 + X^2 + 1。这是最常用、检错能力最强的选项。当选择CRC-16时，数据字符按8位（无奇偶校验）处理。
  • 11：选择LRC（纵向冗余校验，即和校验）。将所有数据字节相加，取补码作为校验码。当选择LRC时，SCC会自动启用字符奇偶校验（假设使用7位数据+1位奇偶位）。
• RTR[7]：接收器透明模式。
  • 0：正常模式。接收器进行SYNC剥离和常规控制字符识别。
  • 1：透明模式。只有在收到一个前导DLE字符后，后续的SYNC、DLE或控制字符才被特殊处理。此模式下，无论CRC字段如何设置，接收器都使用CRC-16算法计算BCS。
• TPM[14:15]/RPM[12:13]：发送/接收奇偶校验模式。仅在CRC=11（LRC模式）时有效。可以选择奇校验、偶校验、强制高或强制低。在LRC模式下，奇偶校验是默认启用的。
• NOS[0:3]：帧间最小SYNC对数量。可以设置0-15对。设置为0000表示发送1对。这个参数用于确保接收端有足够的同步时间，特别是在线路质量不佳时。

3.3 参数RAM：协议运行时的心脏

参数RAM是CPM内一块与SCC通道关联的特殊内存区域。在BISYNC模式下，其部分偏移地址被赋予了特定功能。你需要通过CPU初始化这些值。

• CRCC (0x34)：CRC计算过程中的临时值，通常无需软件干预。
• PRCRC/PTCRC (0x38, 0x3A)：接收/发送BCS预设值。这是极易出错的地方！
  • 对于CRC-16：通常预设值为0xFFFF（全1）或0x0000（全0），取决于具体实现标准。发送方和接收方必须一致。SCC发送方会计算CRC并附加在数据后，接收方用相同预设值计算，结果应为0。
  • 对于LRC：预设值通常为0x00（偶LRC）或0xFF（奇LRC）。
• BSYNC (0x3E)：BISYNC SYNC寄存器。其高字节存放SYNC字符值。当发送器发生欠载（数据没跟上）时，会持续发送这个SYNC字符（在透明模式下则发送DLE-SYNC对）。其V（Valid）位若置1，则接收器在非搜索模式下收到此SYNC字符时会丢弃它。
• BDLE (0x40)：BISYNC DLE寄存器。其高字节存放DLE字符值（通常为0x10）。在透明模式下，发送欠载时插入DLE-SYNC对；接收时用于识别透明模式序列。V位功能同BSYNC。
• CHARACTER1-8 (0x42-0x50)与RCCM (0x52)：控制字符识别表。这是实现智能接收的关键。你可以在这里定义最多8个控制字符（如ETX=0x03， ETB=0x17）。每个字符条目还包含三个控制位：
  • E(End of Table)：表结束标志。
  • B(BCS Expected)：收到此字符后，是否期待后面跟着BCS校验码（如ETX、ETB需要B=1）。
  • H(Hunt Mode)：收到此字符并处理完当前缓冲区后，接收器是否应进入搜索模式（如EOT字符可能需要H=1）。
  • RCCM是掩码寄存器，用于对控制字符进行位屏蔽比较，实现一类字符的匹配（例如，忽略奇偶校验位）。

实操心得：PRCRC/PTCRC的初始化时机非常关键。必须在SCC通道使能之前完成对它们的写入。如果在通道运行时修改，会导致正在进行的CRC计算错乱，产生不可预知的校验错误。一个安全的做法是在SCC初始化序列的最后一步，确认GSMR中通道禁用后，再写入这些预设值。

4. 缓冲区描述符（BD）机制与数据流控制

BD是CPU与SCC硬件之间协同工作的“契约”。理解BD的运作机制，是高效使用SCC进行DMA式通信的基石。

4.1 接收缓冲区描述符（RxBD）实战解析

接收时，CPU准备一系列空缓冲区，并通过RxBD描述它们，形成一个链表。SCC硬件在接收到数据后，会自动将数据填入缓冲区，并更新BD状态。

一个典型的RxBD初始化流程如下：

1. 在内存中分配若干个缓冲区（例如，每个2KB）。
2. 创建RxBD表，每个BD包含数据缓冲区指针、数据长度（初始为缓冲区大小）和状态控制字。
3. 将第一个BD的E(Empty) 位置1，告诉SCC“这个缓冲区空着，可用”。将最后一个BD的W(Wrap) 位置1，使其指向第一个BD，形成环。
4. 将RxBD表的基地址写入SCC参数RAM的RBASE寄存器。
5. 使能SCC接收器。

当SCC开始接收一帧数据：

• 找到E=1的BD，开始向关联的缓冲区填充数据。
• 遇到以下情况之一时，关闭当前缓冲区（将E位清零）： a. 缓冲区被填满。 b. 收到了一个定义在控制字符表中、且B=0的字符（如ENQ）。 c. 收到了一个定义在控制字符表中、且B=1的字符，并随后接收完了BCS字节（如ETX+CRC）。 d. 发生了接收错误（如溢出、载波丢失、奇偶错误）。 e. CPU发出了ENTER HUNT MODE或CLOSE RXBD命令。
• 如果BD的I位为1，SCC会触发接收缓冲区（RXB）中断。CPU在中断服务程序中，读取已满的缓冲区数据，然后将该BD的E位置1，交还给SCC循环使用。

关键状态位解读：

• L(Last in Frame) /F(First in Frame)：SCC会自动标记一个帧的第一个和最后一个缓冲区。这对于重组分散在多缓冲区中的长帧非常有用。
• CM(Continuous Mode)：连续模式。此位置1时，SCC在关闭缓冲区后不会自动清零E位。这意味着SCC会反复使用同一个缓冲区，新数据覆盖旧数据。仅在需要捕获连续数据流且不关心历史数据时使用，需谨慎。
• PR(Parity Error),CR(CRC Error),OV(Overrun),CD(Carrier Detect Lost)：这些错误位是诊断通信问题的第一手资料。发生错误时，接收器会立即进入搜索模式。

4.2 发送缓冲区描述符（TxBD）与帧构建策略

发送时，CPU将待发送数据放入缓冲区，并通过TxBD描述它，然后将BD的R(Ready) 位置1，提交给SCC发送队列。

一个TxBD的关键控制位决定了帧的构建逻辑：

• L(Last in Message)：这是最重要的位之一。它标识当前缓冲区是否是当前消息块（Block）的最后一个缓冲区。
• TB(Transmit BCS)：仅在L=1时有效。如果置1，SCC在发送完该缓冲区数据后，会自动计算并附加BCS校验码（CRC-16或LRC）。如果置0，则发送完数据后直接发送SYNC对或进入空闲。
• BR(BCS Reset)：决定在发送此缓冲区数据之前，是否重置BCS计算器。如果你想开始一个新的、独立的校验块，就需要在第一个缓冲区的BD中设置BR=1。
• B(BCS Enable)：此缓冲区内的数据是否参与BCS计算。你可以通过设置B=0来排除某些数据（如帧头）不参与校验，但这些数据必须放在独立的缓冲区中。
• TD(Transmit DLE) /TR(Transparent Mode)：用于透明模式。TD=1指示SCC在发送本缓冲区数据前，自动插入一个DLE字符。TR=1指示SCC在发送本缓冲区期间及之后，进入或保持在透明模式。

构建一个完整BISYNC帧的BD链示例： 假设我们要在透明模式下发送一帧数据：[SYNC1 SYNC2] [数据块] [DLE ETX] [CRC16]。

1. BD1：R=1, L=0, TB=0, BR=1, B=1, TD=0, TR=1。数据区为空或包含非关键前缀（不参与校验则B=0）。BR=1重置BCS，TR=1进入透明模式。
2. BD2：R=1, L=1, TB=1, BR=0, B=1, TD=0, TR=1。数据区存放主要的用户数据。L=1表示这是块结尾，TB=1指示发送BCS。
3. BD3：R=1, L=1, TB=0, BR=0, B=0, TD=1, TR=0。数据区只包含一个ETX(0x03) 字符。TD=1确保在ETX前自动插入DLE，TR=0使发送器在发送完此缓冲区后退出透明模式。B=0因为ETX本身不参与BCS计算（BCS已在BD2发送后附加）。

通过精心设计BD链，SCC硬件就能自动完成整个复杂帧的组装和发送，CPU只需准备好数据和BD链即可。

5. 收发流程与命令控制

SCC的收发过程由硬件状态机自主管理，但CPU可以通过发送命令来进行干预和控制。

5.1 发送流程与命令

1. 初始化与启动：配置好所有寄存器、参数RAM和BD表后，使能SCC发送器。发送器开始轮询TxBD表，寻找R=1的BD。
2. 自动发送：找到后，SCC自动发送SYNC对（根据NOS设置的数量），然后从BD指向的缓冲区读取数据发送。期间处理透明模式插入、BCS计算等。
3. 命令干预：
   • STOP TRANSMIT：立即停止发送（最多再发64比特），然后��续发送SYNC或空闲符。用于紧急停止或发送EOT序列。TBPTR（当前发送BD指针）不前进。
   • GRACEFUL STOP TRANSMIT：优雅停止。等待当前缓冲区发送完成后停止。用于安全地修改发送参数。停止后设置SCCE[GRA]标志。
   • RESTART TRANSMIT：在STOP或GRACEFUL STOP后，或发生发送错误后，使用此命令重启发送。从当前的TBPTR继续。
   • INIT TX PARAMETERS：重置发送参数RAM。仅在发送器禁用时使用。

5.2 接收流程与命令

1. 搜索模式：接收器使能后，进入搜索模式，逐位比对输入数据与DSR中的SYNC对。
2. 字符同步与接收：匹配成功后，退出搜索模式，开始组装字符，存入当前RxBD指向的缓冲区。自动进行SYNC剥离、奇偶校验、BCS计算。
3. 控制字符处理：当收到在CHARACTERn表中定义的控制字符时，SCC根据其B、H位自动采取行动（如关闭缓冲区、期待BCS、进入搜索模式）。
4. 命令干预：
   • ENTER HUNT MODE：强制接收器立即停止当前接收，关闭当前缓冲区，重置BCS计算器，并重新进入搜索模式。用于同步丢失后的快速恢复。
   • CLOSE RXBD：强制SCC关闭当前正在使用的RxBD（如果正在接收），并开始使用下一个BD。如果未在接收，则无操作。用于手动控制缓冲区切换。
   • RESET BCS CALCULATION：立即重置接收BCS计算器。通常在软件识别到某个控制字符（但未在硬件表中定义）标志新块开始时使用。
   • INIT RX PARAMETERS：重置接收参数RAM。仅在接收器禁用时使用。

注意事项：ENTER HUNT MODE和CLOSE RXBD命令会立即中止当前缓冲区的接收，可能导致一个不完整的缓冲区被提交给CPU（数据长度字段指示实际接收的字节数）。在处理这些缓冲区时，软件需要具备容错能力，不能假设缓冲区总是被完整填充。

6. 错误处理、调试与实战避坑指南

即使配置正确，在实际通信中也会遇到各种问题。SCC提供了丰富的错误指示机制，关键在于如何解读和应对。

6.1 常见错误分析与排查

6.2 调试技巧与实操心得

1. 从环回测试开始：将MPC866的SCC发送引脚（TXD）和接收引脚（RXD）短接，配置为内部环回模式（通常通过GSMR设置）。先实现自发自收。这是验证底层驱动、BD机制和中断处理是否正确的黄金标准。
2. 充分利用SCCE事件寄存器：在调试初期，使能SCCM中所有可能的事件中断（TXB, RXB, TXE等）。在中断服务程序中，仔细读取并记录SCCE的值。它提供了硬件状态机运行轨迹的最直接线索。
3. 分步验证协议层次：
   • 第一步，只验证同步和裸数据：关闭BCS校验（PSMR[RBCS]=0,TxBD[TB]=0），关闭透明模式，不定义控制字符。先确保能收到正确的SYNC和对齐的数据字节。
   • 第二步，加入校验：启用CRC-16，确保预设值正确。验证收发数据的CRC是否正确。
   • 第三步，加入透明模式：发送包含0x10(DLE) 的数据，验证SCC是否自动进行了DLE插入/剥离。
   • 第四步，加入控制字符：定义ETX等字符，验证是否能自动触发缓冲区关闭和BCS期待。
4. 关注“临界”操作时机：对参数RAM中PRCRC/PTCRC、BSYNC、BDLE等寄存器的写入，以及对PSMR中RBCS、RTR等位的修改，强烈建议在SCC通道禁用（通过GSMR或SCCM）的情况下进行。在线修改这些参数极易导致硬件状态机混乱。
5. BD内存对齐与缓存一致性：BD表和数据缓冲区通常位于主存中。确保它们位于非缓存（Cache-Inhibited）的内存区域，或者在使用前正确执行缓存回写（Flush）和无效（Invalidate）操作。CPM的SDMA引擎不经过CPU缓存，如果CPU修改了缓存中的数据但未回写，SDMA读到的是旧数据；反之，SDMA写入内存后，CPU缓存中的副本是旧的。这是嵌入式系统DMA编程中最常见的“幽灵”问题之一。
6. 中断风暴预防：如果为每个BD都使能中断（TxBD[I]=1/RxBD[I]=1），在高波特率下可能导致中断频率过高。考虑使用“批量处理”策略：只为最后一个BD（L=1）或每N个BD产生一次中断，在中断服务程序中处理一批已完成的BD。

实现MPC866的SCC BISYNC模式驱动，是一个典型的硬件与软件紧密耦合的系统工程。它要求开发者不仅理解BISYNC协议本身，更要洞悉MPC866硬件如何将协议逻辑固化到状态机和微代码中。成功的配置始于对GSMR、PSMR、参数RAM和BD每个比特含义的精准把握，成于对发送、接收、命令、错误处理全流程的连贯设计。当你的驱动稳定运行，看着数据在严密的同步和校验机制下可靠传输，而CPU占用率却微乎其微时，你会体会到利用硬件协处理器解放CPU生产力的巨大魅力。这份对经典协议和经典硬件的深度驾驭能力，正是在资源受限的嵌入式世界里构建可靠系统的宝贵基石。