当前位置：首页 > news >正文

SPI通信协议与DSPI高级特性：从基础原理到工程实践

news 2026/6/15 23:56:10

1. SPI通信协议核心原理与设计哲学

SPI，全称串行外设接口，本质上是一种“同步串行数据总线”。它不像UART那样需要事先约定波特率，也不像I2C那样需要复杂的起始/停止位和地址寻址。SPI的通信核心就一句话：主设备提供一个时钟，从设备跟着这个时钟的节拍收发数据。这种设计哲学决定了它的两大特点：简单和高速。简单在于其接口最少只需三根线（SCK， MOSI， MISO），高速则源于其全双工同步机制，数据在时钟边沿被锁存，速率可以轻松达到几十甚至上百兆赫兹。

它的工作模式围绕着两个核心参数展开：时钟极性（CPOL）和时钟相位（CPHA）。这两个参数共同定义了时钟的空闲状态和数据采样的时刻，是SPI设备间能够“对话”的语法基础。CPOL决定了SCK线在空闲时的电平：CPOL=0表示空闲时为低电平，CPOL=1则为高电平。CPHA则决定了数据是在时钟的第一个边沿（前沿）还是第二个边沿（后沿）被采样。这四种组合（CPOL/CPHA: 0/0， 0/1， 1/0， 1/1）构成了SPI的四种模式。很多初学者容易在这里混淆，一个简单的记忆方法是：CPHA=0，数据在第一个时钟边沿被采样；CPHA=1，数据在第二个时钟边沿被采样。而第一个边沿是上升沿还是下降沿，则由CPOL决定。

在实际工程中，选择哪种模式完全取决于你的从设备（传感器、Flash芯片等）的数据手册要求。你必须严格按照其规定的模式进行配置，否则通信必然失败。例如，很多NOR Flash芯片默认使用模式0（CPOL=0， CPHA=0）或模式3（CPOL=1， CPHA=1）。这种“主随从便”的配置方式，是SPI灵活性的体现，但也要求开发者对硬件时序有清晰的理解。

2. 从标准SPI到增强型DSPI：架构演进与高级特性解析

当项目从简单的点对点通信，演进到需要管理多个外设、处理大数据流或要求极低CPU占用的复杂系统时，标准SPI控制器就显得力不从心了。这时，像Freescale（现NXP）PXD10微控制器中的DSPI（Dedicated Serial Peripheral Interface）这类增强型模块的价值就凸显出来了。DSPI并非颠覆SPI协议，而是在完全兼容标准SPI的基础上，增加了大量旨在提升效率、可靠性和灵活性的“工程化”特性。

首先，DSPI引入了硬件FIFO（先入先出）缓冲区。标准SPI通常需要CPU为每一个待发送或接收的字节/字进行即时操作，频繁的中断会严重消耗CPU资源。DSPI的TX FIFO和RX FIFO允许你一次性写入多个传输命令和数据，或者预读多个接收数据。例如，你可以将一段128字节的数据流分成4个32位的命令字推入TX FIFO，DSPI硬件会自动按顺序处理，仅在FIFO快空或快满时通过中断或DMA通知CPU，从而将CPU从繁重的字节级操作中解放出来。

其次，DSPI提供了可编程的传输属性寄存器（CTAR）。一个DSPI模块通常有多个CTAR（如CTAR0-CTAR7）。每个CTAR都可以独立配置波特率、数据位宽（8位到16位）、时钟极性和相位、传输延迟等。这意味着你可以为系统中不同的SPI从设备预先定义好几套“通信套餐”。当需要与设备A通信时，选择CTAR0（例如，1MHz， CPOL=0， CPHA=0）；当需要与设备B通信时，选择CTAR1（例如，10MHz， CPOL=1， CPHA=1）。通过简单地切换CTAR索引，就能无缝适配不同外设的时序要求，无需在每次通信前重新配置一堆寄存器，大大提升了多设备管理的效率。

再者，DSPI支持队列管理和连续传输模式。通过设置命令字中的CONT（连续选择）位和EOQ（队列结束）位，你可以构建一个复杂的传输序列。例如，你可以设置一个传输队列：先以高速率向Flash芯片发送一个写使能命令（CONT=0，片选在本次传输后释放），紧接着以较低速率发送地址和数据（CONT=1，片选保持有效），最后再发送一个读状态寄存器命令（CONT=0， EOQ=1，表示队列结束）。DSPI硬件会严格按照这个序列执行，并在EOQ对应的传输完成后产生中断，通知CPU队列已完成。这对于需要严格遵循特定命令序列的存储器或复杂传感器操作至关重要。

注意：在配置连续传输（CONT=1）时，必须确保tCSC（片选到时钟延迟）和tASC（时钟后延迟）的设置能满足从设备的最小建立和保持时间要求。如果延迟时间不足，可能导致第一个数据位采样错误。手册中特别强调，对于某些需要完整半个SCK周期作为间隔的从设备，可能需要手动增加这些延迟值。

3. DSPI高级配置详解：时序、格式与电源管理

3.1 修改的SPI传输格式（MTFE）

标准SPI的时序是固定的，但有些特殊的从设备（例如某些ADC或数字隔离器）其数据采样点可能与标准定义有细微差别。DSPI的MTFE（Modified Transfer Format）功能就是为了兼容这类设备而设计的。当MTFE=1时，数据采样边沿的规则会被微调。

以MTFE=1且CPHA=0为例（对应手册图11-16）。在标准SPI格式（CPHA=0）下，从设备通常在SCK的第一个边沿（即SCK从空闲状态跳变后的第一个边沿）采样主设备数据。但在MTFE模式下，从设备的采样点被“延迟”了。具体来说，从设备在SCK的偶数编号边沿（第2， 4， 6...个边沿）采样主设备数据，而主设备则在奇数编号边沿（从第3个边沿开始）采样从设备数据。最后一个位的采样规则也发生了变化：从设备在SCK的最后一个边沿采样，而主设备则在最后一个SCK边沿之后的半个SCK周期处采样最后一个从设备数据位，此时SCK引脚上已没有时钟边沿。

这种格式调整的核心目的是为从设备的数据建立/保持时间提供更多余量，尤其是在高时钟频率或长布线导致信号完整性下降的场景下。启用MTFE前，必须像手册中警告的那样，彻底分析SPI链路的时序预算，确保主从设备双方的采样窗口都能被满足。

3.2 连续时钟（CONT_SCKE）模式

某些特殊的从设备（如一些串行DAC或LED驱动器）需要一个不间断的、连续的SCK时钟信号，即使在数据传输间隙也是如此。DSPI的CONT_SCKE（Continuous SCK Enable）模式正是为此而生。

当CONT_SCKE置位时，DSPI会持续产生SCK时钟，不受数据传输与否的影响。此模式仅支持CPHA=1（如果设置CPHA=0会被忽略）。在该模式下，tCSC和tASC这两个可编程延迟被禁用，传输后的延迟tDT被固定为1个SCK周期。这简化了时序控制，但带来了新的注意事项。

重要警告：在连续SCK且CONT=1（片选保持有效）的模式下，如果TX FIFO为空，或者DSPI进入了STOPPED状态、停止模式或模块禁用模式，SCK时钟会继续运行，但SOUT（主设备输出）线可能会被拉高（输出高电平）。这个持续的高电平信号可能会被从设备误解为数据1，从而导致接收错误。因此，在进入低功耗模式或暂停传输前，必须妥善处理连续SCK模式，例如先禁用CONT_SCKE，或确保片选信号被正确释放。

3.3 中断与DMA请求机制

DSPI提供了丰富的事件标志和灵活的请求机制，是实现高效、非阻塞通信的关键。

中断/DMA请求源：

传输结束队列（EOQF）：当执行到命令字中EOQ位被置1的传输时触发，标志着一个预定义队列的完成。常用于批处理操作的结束通知。
发送FIFO填充（TFFF）：当TX FIFO非满（即有空间写入新数据）时触发。可以配置为中断或DMA请求。配置为DMA请求时，可以与eDMA控制器联动，实现数据从内存到TX FIFO的自动搬运，是实现“零CPU开销”数据发送的核心。
传输完成（TCF）：每一帧（一次CS有效期间的连续数据传输）传输完成时触发。适用于需要对每次传输进行即时处理的场景。
发送FIFO下溢（TFUF）：仅在SPI从模式下有意义。当作为从设备时，TX FIFO已空，但外部主设备却发起了传输请求，此时会发生下溢。
接收FIFO排空（RFDF）：当RX FIFO非空（即有数据可读）时触发。同样可配置为中断或DMA请求。配置为DMA请求可实现接收数据从RX FIFO到内存的自动搬运。
接收FIFO溢出（RFOF）：当RX FIFO和移位寄存器都已满，但仍有新数据移入时发生。可通过ROOE位选择是忽略新数据还是覆盖旧数据。

配置心得：

对于高速、大数据量的流式传输（如向TFT屏刷图），强烈建议将TFFF和RFDF配置为DMA请求，并配合eDMA使用。这能最大程度解放CPU。
对于命令-响应式的交互（如读取传感器寄存器），使用TCF中断可能更合适，可以在每帧传输结束后立即处理数据。
EOQF中断非常适合管理复杂的多步操作序列，例如对Flash芯片的“写使能->编程->校验”流程，可以用一个队列完成，最后用EOQF中断通知CPU整个操作结果。

3.4 电源管理特性

DSPI提供了三种节能策略，对于电池供电或低功耗应用至关重要：

外部停止模式：响应系统级的停止模式请求。DSPI会在当前帧传输完成后，才应答并进入停止状态，此时其时钟被关闭，寄存器不可访问。这确保了传输不被意外中断。
模块禁用模式：通过置位DSPIx_MCR寄存器的MDIS位进入。此模式下，DSPI核心逻辑时钟被门控以省电，但存储器映射的寄存器仍可被主机访问（尽管写入操作无效）。这是一种“保持状态”的低功耗模式，唤醒后可以快速恢复。
从机接口信号门控：当DSPI未被访问时，其从机接口（连接到系统总线的地址、数据、控制线）的信号翻转被抑制，减少动态功耗。

工程实践建议：在进入任何低功耗模式前，务必确认所有DSPI传输已经完成（检查SPIx_SR状态寄存器），并清空FIFO。特别是使用连续SCK模式时，必须先妥善退出该模式，否则可能产生错误的时钟信号，干扰从设备。

4. DSPI工程实践：配置、调试与问题排查

4.1 DSPI初始化与队列切换流程

手册第11.9.1节提供了一个标准的队列切换流程，这是一个非常经典的DSPI操作范例。理解这个过程对编写稳健的驱动程序至关重要。下面我结合自己的经验，将其拆解为更具体的步骤：

队列结束与停止：当前传输队列的最后一个命令字的EOQ位被置1。当DSPI执行到这个命令并完成对应传输后，会设置EOQF状态标志，并自动进入STOPPED状态（TXRXS位被清零），停止一切收发。
停止DMA：如果使用了DMA，应立即在eDMA控制器中禁用对应DSPI TX FIFO和RX FIFO的DMA通道请求。防止DMA在DSPI停止期间继续试图访问FIFO。
清空接收缓存：通过读取DSPIx_SR中的RXCNT（接收计数器），或每次读取DSPIx_POPR后检查RFDF标志，确保RX FIFO中所有已接收的数据都被搬运到了内存中的接收队列。这是防止数据丢失的关键一步。
配置新队列：在内存中为新的传输序列准备好TX DMA描述符和RX DMA描述符。描述符中包含了数据地址、传输量、以及链接到下一个描述符的指针（如果使用散聚链表）。
硬件复位：向DSPIx_MCR寄存器的CLR_TXF和CLR_RXF位写1，以刷新（清空）TX和RX FIFO。这是一个良好的习惯，确保新队列从一个干净的状态开始。
重置传输计数器：有两种方式：一是在新队列第一个命令字中设置CTCNT位；二是直接由CPU写DSPIx_TCR寄存器的SPI_TCNT字段。这告诉DSPI重新开始计数本队列的传输帧数。
重启DMA与传输：重新使能eDMA控制器中对应的DMA通道。最后，通过清除EOQF状态标志，让DSPI退出STOPPED状态，新的传输队列便会自动开始执行。

4.2 波特率与延迟参数计算

DSPI的通信速率和关键延迟时间是通过两个分频器来配置的：波特率预分频器（PBR）和波特率分频器（BR）用于设置SCK频率；延迟预分频器（PCSSCK， PASC， PDT）和延迟分频器（CSSCK， ASC， DT）用于设置tCSC，tASC，tDT。

波特率计算公式（假设系统时钟fSYS= 64 MHz，双倍波特率位DBR=0）：fSCK = fSYS / [(PBR) * (BR)]其中，PBR的可选值为2， 3， 5， 7；BR的可选值为2的幂次方（2， 4， 8， ...， 32768）。例如，选择PBR=2， BR=32，则fSCK = 64 MHz / (2 * 32) = 1 MHz。手册中的表11-26提供了详尽的组合查询表。

延迟时间计算公式（假设fSYS= 100 MHz）：tDelay = (1 / fSYS) * (PBR_Delay) * (DT)其中，PBR_Delay的可选值为1， 3， 5， 7；DT的可选值与BR类似。例如，需要tCSC= 1.6 μs，查表11-27可知，可以选择PBR_Delay=5，DT=32（对应1.6 μs）。

实操技巧：在满足从设备时序要求的前提下，tCSC和tASC应尽可能设置得小一些，以减少帧间的无用等待时间，提高整体吞吐率。但必须用示波器或逻辑分析仪验证信号质量，确保建立和保持时间足够。

4.3 FIFO指针地址计算

DSPI提供了对FIFO内容的完全可见性。TXNXTPTR和POPNXTPTR分别指向TX和RX FIFO中下一个要被取出传输或弹出读取的条目（即最早进入FIFO的条目）。TXCTR和RXCTR则是FIFO中当前有效条目的计数。

计算FIFO中第一个和最后一个条目地址的公式：

TX FIFO首个条目地址=TXFIFO_BASE + 4 * (TXNXTPTR)
TX FIFO末个条目地址=TXFIFO_BASE + 4 * [(TXCTR + TXNXTPTR - 1) % TXFIFO_DEPTH]
RX FIFO首个条目地址=RXFIFO_BASE + 4 * (POPNXTPTR)
RX FIFO末个条目地址=RXFIFO_BASE + 4 * [(RXCTR + POPNXTPTR - 1) % RXFIFO_DEPTH]

这里的“深度”（TXFIFO_DEPTH，RXFIFO_DEPTH）是具体芯片实现的固定值，需要查数据手册。乘以4是因为每个FIFO条目（命令+数据）是32位（4字节）宽。这些公式在实现基于FIFO状态的高级流量控制，或者进行深度调试时非常有用。

4.4 常见问题排查实录

在实际项目中，SPI/DSPI的问题大多集中在时序、配置和硬件连接上。下面是一个快速排查清单：

问题1：通信完全无反应，用逻辑分析仪看不到SCK时钟。

检查：首先确认DSPI模块的时钟是否使能（芯片级的时钟门控控制）。其次，检查DSPIx_MCR寄存器中的模块使能位HALT或MDIS是否被错误设置。最后，确认GPIO复用是否正确，SCK、MOSI、CS引脚是否被正确配置为DSPI功能而非普通GPIO。

问题2：能看到SCK和CS，但MOSI/MISO上没有数据，或数据全为0/1。

检查：重点检查CPOL和CPHA模式是否与从设备匹配，这是最常见的原因。其次，检查TX FIFO中是否成功写入了有效的命令和数据（命令字中的CTAS是否正确选择了CTAR？CONT，EOQ位设置是否正确？）。对于接收，检查是否使能了接收功能，以及RX FIFO是否被正确读取。

问题3：通信不稳定，偶尔出错，高波特率时尤其严重。

检查：硬件问题概率极大。检查PCB布线，SCK线应尽可能短，并远离高频噪声源。MOSI/MISO/CS线最好等长。在信号线上串联一个小电阻（如22-100欧姆）有助于抑制过冲和振铃。软件上，检查tCSC，tASC，tDT等延迟参数是否满足从设备的最小时序要求，在高频下可能需要适当增加。使用示波器测量实际波形，观察建立时间和保持时间是否足够。

问题4：使用DMA时，数据发送/接收不完整或错位。

检查：首先确认DMA源/目标地址、传输字节数配置是否正确，特别注意字节对齐和大小端问题。其次，检查DSPI的TFFF和RFDF是否正确配置为DMA请求（TFFF_DIRS/RFDF_DIRS位），以及eDMA通道的优先级和仲裁模式是否合理。最后，在DMA传输完成中断中，检查DSPI的EOQF或TCF标志，确认SPI传输本身是否已真正结束。

问题5：从标准格式切换到修改格式（MTFE）后通信失败。