当前位置：首页 > news >正文

深入解析I2C协议与SCF5250寄存器级编程实战

news 2026/6/19 2:18:15

1. 项目概述：从手册到代码，打通I2C实战的任督二脉

如果你在嵌入式开发中用过传感器、EEPROM或者显示屏，那你大概率接触过I2C总线。这个由两根线（SCL时钟和SDA数据）构成的简洁协议，是芯片间通信的“老熟人”。但说实话，很多开发者对它的理解可能停留在“调用i2c_write函数”的层面，一旦遇到时序问题、仲裁丢失或者需要从零配置寄存器时，就容易抓瞎。最近在为一个老项目做维护，主控芯片是Freescale（现NXP）的SCF5250，需要深度定制其I2C启动流程。翻出那本厚厚的用户手册，里面关于I2C编程模型的章节，简直就是一部微型的“I2C协议状态机”实现教科书。它没有用任何高级的库函数封装，而是赤裸裸地展示了如何通过几个关键寄存器（MFDR, MBCR, MBSR, MBDR），像指挥交响乐一样，精准控制每一比特的发送、接收、起始、停止和仲裁。这篇文章，我就结合SCF5250的编程模型，把I2C从协议原理到寄存器级编程的“黑盒子”彻底打开，分享如何不依赖现成驱动，亲手实现一个稳定可靠的I2C主机和从机。无论你用的是哪款MCU，这套基于寄存器直接操作的底层逻辑和问题排查思路，都是相通的。

2. I2C协议核心与SCF5250硬件映射

在动手写代码之前，我们必须像理解自己手掌的纹路一样，吃透I2C协议的核心机制和它在具体硬件（这里是SCF5250）上的映射方式。这决定了我们后续所有寄存器操作的“为什么”。

2.1 I2C协议的精髓：不止是两根线

I2C协议的精妙之处在于其极简的硬件需求和强大的软件定义逻辑。两根线（开漏输出的SCL和SDA）上承载了全部通信信息：起始条件（S）、停止条件（P）、数据位（D）和应答位（ACK）。所有通信均由主机发起，通过发送从机地址（7位或10位）和读写位来寻址特定从机。支持多主机仲裁，依靠的是“线与”逻辑：当多个主机同时发送数据时，谁先尝试发送高电平而实际检测到低电平，谁就失去总线控制权（仲裁丢失）。

对于SCF5250这类微控制器，其内部的I2C模块就是一个高度集成化的协议处理器。我们的编程工作，本质上是通过配置一组寄存器，来“教导”这个硬件状态机如何按照I2C协议规则运行，并实时读取其状态，做出响应。

2.2 SCF5250 I2C模块寄存器全景图

SCF5250的I2C模块通过四个核心寄存器与程序员交互，它们共同构成了完整的“编程模型”：

MFDR (I2C Frequency Divider Register) - 频率分频寄存器：这是总线的“节拍器”。它不直接设置波特率，而是设置一个分频系数，系统时钟经过这个系数分频后，才得到最终的SCL时钟频率。手册中的Table 18-6提供了从0x00到0x3F共64种分频值。例如，若系统时钟为33.8688 MHz，设置MFDR=0x20（分频系数为32），则SCL频率约为 33.8688 MHz / 32 ≈ 1.058 MHz，接近标准快速模式（1MHz）。关键点：这个值可以在程序中动态修改，为适应不同速度的外设提供了灵活性。
MBCR (I2C Control Register) - 控制寄存器：这是I2C模块的“大脑”和“开关”。它控制着模块的使能（IEN）、中断使能（IIEN）、主从模式切换（MSTA）、传输方向（MTX）、应答控制（TXAK）以及重复起始信号生成（RSTA）。一个至关重要的细节：手册明确警告，在总线忙（IBB=1）时使能I2C模块（IEN从0置1）是危险的，可能导致主机在未知的总线状态下发起通信，引发仲裁丢失或数据损坏。正确的初始化顺序必须包含对总线空闲状态的检查。
MBSR (I2C Status Register) - 状态寄存器：这是我们的“眼睛”。它以只读方式（除了IIF和IAL位可软件清零）反映总线实时状态：字节传输是否完成（ICF）、是否被寻址为从机（IAAS）、总线是否忙（IBB）、是否丢失仲裁（IAL）、从机读写方向（SRW）、中断标志（IIF）以及是否收到应答（RXAK）。编程中，我们绝大部分的决策（如“下一步该发送还是接收？”、“传输成功了吗？”）都依赖于对这个寄存器的轮询或中断响应。
MBDR (I2C Data I/O Register) - 数据输入输出寄存器：这是数据的“出入口”。向它写入数据（在主机发送模式下）会启动一次发送；从它读取数据（在主机接收模式下）不仅获取了数据，还会自动触发对下一字节接收的硬件准备。这里有一个极易出错的“坑”：在从机接收模式下，进行一次“哑读”（Dummy Read）是释放SCL线、允许主机继续发送后续数据的关键操作。很多通信卡死在从机接收完一个字节后，就是因为忘了这个操作。

理解了这四个寄存器的分工，我们就掌握了与I2C硬件模块对话的全部词汇。接下来的编程，就是组合这些词汇，写成正确的“句子”（操作序列）和“篇章”（完整事务）。

3. 核心寄存器配置详解与实战要点

知道寄存器是干什么的还不够，我们必须深入每个关键比特位，理解其在不同场景下的行为，以及配置不当会引发的“坑”。这是写出健壮I2C驱动的基础。

3.1 时钟配置（MFDR）：不只是算个频率

配置MFDR的目标是得到目标SCL频率。计算公式很简单：SCL频率 = 系统时钟频率 / 分频系数。但实际操作中需要考虑以下几点：

标准速率匹配：I2C有标准模式（100kHz）、快速模式（400kHz）、快速模式+（1MHz）等。我们应选择最接近标准速率的分频值，而不是随意设置。例如，系统时钟33.8688MHz，目标400kHz，计算分频系数约为84.67。查表18-6，0x0C对应144（约235kHz），0x0B对应128（约264kHz），0x0D对应160（约211kHz）。显然0x0B和0x0C都不理想。这时可能需要调整系统时钟或接受一个非标速率，并确保从设备能容忍这个速率。
建立时间和保持时间：SCF5250的I2C模块在SCL的下降沿采样SDA。分频系数会影响SCL高低电平的占空比和持续时间。对于连接了多个设备、总线电容较大的情况，过高的SCL频率可能导致信号边沿变缓，违反从设备的建立/保持时间要求，导致采样错误。经验之谈：在布线较长或负载较多时，适当降低SCL频率（比如选择比计算值更大的分频系数）能显著提高通信稳定性。
动态调整：手册提到MFDR可随时修改。这有什么用？想象一个场景：系统需要与一个低速EEPROM（最高100kHz）和一个高速传感器（支持1MHz）通信。我们可以在与EEPROM通信前将MFDR设为低速值，与传感器通信前再切换到高速值。但切换必须在总线空闲（IBB=0）时进行，否则会扰乱正在进行的通信。

注意：在计算分频值时，务必使用手册Table 18-6中对应的十进制分频系数，而不是寄存器值本身。寄存器值0x20对应的分频系数是32，而不是32的十进制表示。

3.2 控制寄存器（MBCR）：状态机的操纵杆

MBCR的每一个位都直接触发I2C状态机的关键动作，理解其“副作用”至关重要：

IEN (I2C Enable)：这是总开关。必须最先设置（在配置其他MBCR位之前），否则其他配置不生效。如前所述，务必在总线空闲时（通过轮询MBSR的IBB位确认）才将IEN置1。
MSTA (Master/Slave Mode)：这是模式切换键，且带有“自动挡”功能。
- 从0变1：如果当前是主机（或空闲），此操作会由硬件自动在总线上产生一个START信号。这意味着，你不需要手动操纵SDA线来造起始条件，设置这个位就完成了。
- 从1变0：如果当前是主机，此操作会由硬件自动产生一个STOP信号。这是结束一次传输的标准方式。
- 仲裁丢失时：如果主机在仲裁中失败，硬件会自动将MSTA清零，且不会产生STOP信号。这是为了不影响赢得仲裁的主机的通信。你的程序必须能处理这种情况（通过检查IAL位）。
MTX (Transmit/Receive Mode)：决定数据流方向。在主机模式下，每次传输前（包括发送地址后的数据传输阶段）都需要根据本次操作是读还是写来正确设置该位。在从机模式下，当检测到被寻址（IAAS=1）后，需要根据状态寄存器中的SRW位来设置MTX，以匹配主机的期望。
TXAK (Transmit Acknowledge)：此位仅在本机处于接收器模式时有效。它控制着在第9个时钟周期，本机是否在SDA线上输出低电平（ACK）作为应答。
- TXAK=0：发送ACK（拉低SDA）。
- TXAK=1：发送NACK（SDA高阻，由上拉电阻拉高）。
- 关键应用：在主机接收多字节数据时，通常在接收倒数第二个字节之前，将TXAK置1，表示“下一个字节我不要了”，然后在读完最后一个字节后，主机产生STOP条件。
RSTA (Repeat Start)：写入1会产生一个重复起始条件（Repeated Start）。这用于在不释放总线所有权的情况下，切换通信对象或方向（例如，先写设备寄存器地址，再读数据）。重要限制：只有当前总线主机才能成功产生重复起始。如果在错误的时间（例如总线忙或自己不是主机）尝试，会导致仲裁丢失（IAL置位）。

3.3 状态寄存器（MBSR）与中断处理：如何与硬件同步

我们的程序需要知道“什么时候该做什么”。有两种方式：轮询（Polling）和中断（Interrupt）。SCF5250的IIF位是中断标志，当特定事件发生时由硬件置位，如果IIEN也使能了，就会向CPU申请中断。

中断事件包括：

完成一个字节的传输（第9个时钟的下降沿）。
在从机接收模式下，收到与自身地址匹配的呼叫地址。
仲裁丢失。

在中断服务程序（ISR）中，第一件事通常是读取MBSR并清除IIF位（通过向该位写0）。然后，根据其他状态位决定后续操作。手册中的图18-4流程图，就是一个极其经典的I2C中断处理决策树，它清晰地展示了如何根据MSTA、IAAS、SRW、MTX、RXAK等位的组合，来分支处理主机发送、主机接收、从机发送、从机接收等不同情况。

轮询模式：如果不使用中断，则需要在主循环中不断检查IIF位（而不是ICF位）。因为当仲裁丢失时，ICF可能不会按预期变化，而IIF在仲裁丢失事件中也会被置位，因此轮询IIF更可靠。

一个常见的坑：清除IIF和IAL位。这两个位都是“写0清零，写1无效”。在汇编代码中，常看到BCLR.B #1, MBSR这样的指令来清除IIF（第1位）。在C语言中，需要先读取寄存器值，清除特定位后再写回，避免影响其他只读位。

4. SCF5250 I2C编程实战：从初始化到完整事务

理论说得再多，不如一行代码。我们以主机模式为例，拆解一个完整的I2C通信序列，看看如何将这些寄存器操作串联起来。这里我会用更易读的C语言风格伪代码来阐述，并附上关键的原理解释。

4.1 初始化序列：安全第一

手册18.6.1节给出了标准的初始化步骤，但其中包含了一个非常重要的安全操作，常被忽略。

// 假设寄存器已映射到内存地址，例如 volatile uint8_t *MBCR = (uint8_t*)0xB0000288; // 假设系统时钟为33.8688MHz，目标SCL为~100kHz。 void I2C_Init(void) { // 1. 配置时钟分频 (MFDR) // 查表18-6，分频系数288对应0x10，可得SCL ~117.6kHz *MFDR = 0x10; // 2. 配置自身从机地址 (MADR)，如果本设备也可能作为从机被访问 // *MADR = (MY_SLAVE_ADDRESS << 1); // 地址左移一位，最低位是R/W位，这里先写0 // 3. **关键安全步骤：检查总线是否被意外拉低（忙）** if (*MBSR & (1 << 5)) { // 检查IBB位（第5位）是否为1 // 总线忙！可能上电前总线上有设备未正确复位。 // 执行手册推荐的“清理”序列，发送一个STOP条件尝试释放总线。 *MBCR = 0x00; // 先禁用I2C模块（IEN=0） *MBCR = 0xA0; // 设置IEN=1, MSTA=1, MTX=1? 等等，这里需要仔细分析。 // 手册代码是汇编，直接给值。0xA0 = 1010 0000b，即IEN=1, IIEN=0, MSTA=1, MTX=1, TXAK=0, RSTA=0。 // 这会使模块作为主机、发送器使能。但此时总线忙，作为主机启动会引发仲裁丢失。 // 紧接着的 dummy read of MBDR 和 MBSR = 0 操作，是为了清除可能的状态标志。 // 更安全的做法是模拟一个STOP：先确保自己是主机(MSTA=1)，再清除MSTA以产生STOP。 // 但此时我们甚至不能确定自己能否成为主机。手册的序列更像是一个强制复位过程。 // 对于初学者，一个更稳妥的实践是：如果发现总线忙，进行多次尝试或直接报告错误，而不是盲目操作。 // 这里为了遵循手册，展示其代码逻辑： volatile uint8_t dummy = *MBDR; // 哑读MBDR *MBSR = 0x00; // 尝试写0到MBSR（实际只能清除IIF和IAL位） *MBCR = 0x00; // 再次禁用模块 // 然后延时一段时间，再重试初始化或报错。 // 在实际产品中，这个“总线清理”序列需要极其谨慎，最好结合具体硬件设计来验证。 } // 4. 正式使能I2C模块 *MBCR = (1 << 7); // 仅设置IEN位为1，其他位（MSTA, MTX等）保持为0，默认为从机接收模式 // 5. （可选）使能中断 // *MBCR |= (1 << 6); // 设置IIEN位 }

初始化心得：对于MFDR的配置，我习惯在头文件里用宏定义好不同频率对应的值，比如#define I2C_CLK_100K 0x10，提高代码可读性。另外，总线忙检查在复杂的多主系统或热插拔场景下非常必要，可以避免系统一上电就陷入通信混乱。

4.2 主机发送流程：生成START、发送数据、生成STOP

我们以主机向从机设备（地址0x50，写操作）发送3字节数据为例。

#define I2C_SLAVE_ADDR_W 0xA0 // 0x50 << 1， 最低位0表示写 uint8_t I2C_Master_Transmit(uint8_t slaveAddr, uint8_t *data, uint8_t len) { // 1. 等待总线空闲 while (*MBSR & (1 << 5)); // 等待IBB位为0 // 2. 生成START条件并发送从机地址（写） *MBCR |= (1 << 4); // 设置MTX=1，主机发送模式 *MBCR |= (1 << 5); // 设置MSTA=1，此操作会由硬件自动产生START信号！ // 注意：以上两步顺序不能错。先设MTX，再设MSTA产生START。 // 3. 写入从机地址（包含R/W位）到MBDR，启动传输 *MBDR = slaveAddr; // 例如 0xA0 // 4. 等待地址发送完成（并检查应答） while (!(*MBSR & (1 << 1))); // 等待IIF置位（字节传输完成） *MBSR &= ~(1 << 1); // 清除IIF标志（写0清除） // 5. 检查是否收到从机的应答（ACK） if (*MBSR & 0x01) { // 检查RXAK位（第0位）是否为1（NACK） // 从机无应答，地址错误或设备不存在 *MBCR &= ~(1 << 5); // 产生STOP条件（MSTA 1->0） return ERROR_NO_ACK; } // 6. 循环发送数据字节 for (int i = 0; i < len; i++) { *MBDR = data[i]; // 写入数据，启动发送 while (!(*MBSR & (1 << 1))); // 等待发送完成 *MBSR &= ~(1 << 1); // 清除IIF if (*MBSR & 0x01) { // 检查本次数据是否被应答 // 从机在数据传输中无应答，可能是不想接收更多数据 *MBCR &= ~(1 << 5); // 产生STOP return ERROR_DATA_NACK; } } // 7. 所有数据发送完毕，生成STOP条件 *MBCR &= ~(1 << 5); // MSTA从1变0，产生STOP信号 return SUCCESS; } // 调用示例 uint8_t txData[3] = {0x00, 0x12, 0x34}; // 例如，向EEPROM地址0x00写入0x12,0x34 I2C_Master_Transmit(I2C_SLAVE_ADDR_W, txData, 3);

关键点解析：

START的生成：我们并没有直接操作SDA线来制造一个下降沿。而是通过设置MSTA=1（当之前为0时），硬件模块自动完成了所有SDA和SCL的时序配合。这是使用硬件I2C模块的最大便利。
等待与检查：每次写MBDR启动传输后，都必须等待IIF置位。之后要立即检查RXAK位。如果收到NACK（RXAK=1），通常意味着通信失败，需要根据协议规范决定是重试、发送STOP还是进行错误处理。
STOP的生成：在传输序列的最后，将MSTA位从1清零，硬件会自动产生STOP条件。切记：不要在传输中间随意清除MSTA，除非你想提前终止通信。

4.3 主机接收流程：切换方向与NACK管理

主机接收比发送复杂一点，因为涉及到在接收倒数第二个字节时发送NACK，以及在接收最后一个字节后发送STOP。

uint8_t I2C_Master_Receive(uint8_t slaveAddr, uint8_t *buffer, uint8_t len) { if (len == 0) return SUCCESS; // 1. 等待总线空闲 while (*MBSR & (1 << 5)); // 2. 生成START，发送从机地址（读） *MBCR |= (1 << 4); // MTX=1，先以发送模式发送地址 *MBCR |= (1 << 5); // MSTA=1，产生START *MBDR = slaveAddr | 0x01; // 地址最低位置1，表示读操作 while (!(*MBSR & (1 << 1))); *MBSR &= ~(1 << 1); if (*MBSR & 0x01) { // 检查地址阶段的ACK *MBCR &= ~(1 << 5); return ERROR_NO_ACK; } // 3. 地址发送成功，切换到接收模式 *MBCR &= ~(1 << 4); // MTX=0，设置为接收模式 // 注意：切换模式后，需要一次“哑读”来启动第一次数据接收。 // 对于SCF5250，在主机接收模式下，读取MBDR这个动作本身就会触发硬件开始接收下一个字节。 // 但第一个字节的接收在地址周期后已经由硬件自动开始了？这里需要看具体硬件设计。 // 更通用的做法是：在切换为接收模式后，先进行一次哑读MBDR来启动时钟，接收第一个数据字节。 // 我们假设硬件在地址周期后自动准备接收，所以直接进入循环。 // 4. 循环接收数据 for (int i = 0; i < len; i++) { if (i == len - 2) { // 倒数第二个字节：在读取它之前，设置TXAK=1，为下一个字节（最后一个）发送NACK做准备 *MBCR |= (1 << 3); // TXAK = 1 } else if (i == len - 1) { // 最后一个字节：在读取它之前，先生成STOP条件 *MBCR &= ~(1 << 5); // MSTA 1->0, 产生STOP } // 等待一个字节接收完成 while (!(*MBSR & (1 << 1))); *MBSR &= ~(1 << 1); // 读取数据 buffer[i] = *MBDR; // 读取数据，同时会启动对下一个字节的接收（如果还有的话） } // 5. 如果是单字节读取，或者循环外处理STOP的情况 // 上述循环内已经处理了STOP。对于非单字节读取，最后需要将TXAK恢复为0，以便下次通信。 *MBCR &= ~(1 << 3); // TXAK = 0 return SUCCESS; }

接收流程的难点：在于STOP和NACK的时机。必须在读取倒数第二个字节之前设置TXAK=1，这样主机在接收最后一个字节的第9个时钟周期才会发出NACK。必须在读取最后一个字节之前（或者说，在最后一个字节的传输周期内）发出STOP信号。手册的流程图和示例代码清晰地展示了这个时序。如果顺序错了，从机可能无法正确识别传输结束，或者STOP信号过早发出导致最后一个字节传输失败。

4.4 从机模式编程要点

SCF5250也可以作为从机。从机编程的核心是中断响应。当自身的地址被主机呼叫时，硬件会置位IAAS并产生中断（如果IIEN使能）。

在从机中断服务程序中：

检查IAAS位。如果为1，说明是被寻址。
读取SRW位，得知主机是想读（SRW=1）还是写（SRW=0）。
根据SRW设置本机的MTX位（SRW=1则MTX=1为发送，SRW=0则MTX=0为接收）。
关键操作：写MBCR（例如设置MTX）会自动清除IAAS位。
如果是从机接收模式，在设置好MTX=0后，通常需要立即进行一次哑读MBDR的操作。这个操作不会读到有效数据，但其作用是释放SCL线，让主机可以继续发送第一个数据字节。
随后，进入数据循环。每次传输完成（IIF置位），根据MTX决定是读取MBDR（接收）还是写入MBDR（发送）。在从机发送模式下，需要检查RXAK位，如果主机发送了NACK（RXAK=1），说明主机不再需要数据，从机应切换到接收模式并等待STOP。

从机编程对实时性要求较高，因为需要在主机时钟的节拍下响应。中断服务程序的执行时间必须足够短，以免错过下一个字节的时钟。

5. 高级话题与避坑指南

掌握了基本的主从收发，就算入门了。但要写出工业级稳定的I2C驱动，还必须处理好以下这些“坑”。

5.1 总线仲裁丢失（Arbitration Lost）处理

在多主系统中，仲裁丢失是正常现象。SCF5250的硬件在仲裁丢失时，会自动将MSTA位清零（切换为从机模式），并置位IAL和IIF（如果中断使能）。

处理流程：

在中断服务程序或状态轮询中，首先检查IAL位。
如果IAL为1，说明本次中断是由仲裁丢失引起的，而不是正常的字节传输完成。
立即清除IAL位（写0）。
根据应用逻辑决定下一步：通常是放弃本次传输，等待总线空闲后重试。重要：仲裁丢失后，硬件已经将自己设为从机，并且不会产生STOP信号。你的程序不应该在此时再去操作MSTA位产生STOP，因为总线可能已被其他主机占用，你的STOP信号会干扰别人。

void I2C_ISR(void) { uint8_t status = *MBSR; *MBSR &= ~(1 << 1); // 清除IIF if (status & (1 << 4)) { // 首先检查IAL // 仲裁丢失 *MBSR &= ~(1 << 4); // 清除IAL位 // 设置一个软件标志，让主循环知道传输失败，需要重试 arbitration_lost_flag = 1; // 不要在此处进行任何产生STOP的操作！ return; } // ... 正常的字节传输处理逻辑 }

5.2 重复起始条件（Repeated Start）的应用

重复起始用于复合格式的传输，例如：主机先写从机地址和寄存器地址，然后不释放总线，立即发起一个读操作，读取该寄存器的值。这比先写后STOP，再START再读，效率更高且能保证操作的原子性。

操作步骤：

完成第一段传输（例如发送设备地址和寄存器地址）后，保持MSTA=1（主机模式）。
向MBCR的RSTA位写1。注意：不是MSTA位。此操作会由硬件在总线上产生一个重复的START信号。
紧接着，发送新的从机地址（读写位可能不同），开始第二段传输。

// 假设已经以写模式发送了设备地址和寄存器地址 // 现在要发起重复起始，并切换到读模式 *MBCR |= (1 << 2); // 设置RSTA=1，产生重复起始信号 // 注意：根据手册，RSTA位总是读为0，所以操作后无需清除。 // 发送带读位的设备地址 *MBDR = slaveAddr | 0x01; // 读操作 // ... 后续进入主机接收流程

关键点：必须在当前是总线主机、且总线不空闲的情况下执行RSTA操作。在错误时机操作会导致仲裁丢失。

5.3 SCF5250的Boot ROM I2C应用解析

手册第19章关于Boot ROM的内容，展示了I2C在系统启动中的实际应用。SCF5250可以通过GPIO引脚配置，在上电时从外部I2C EEPROM（主模式）或作为从机被外部主机引导（从模式）。

主模式引导：Boot ROM代码会初始化I2C模块，以100kHz（在33.8688MHz系统时钟下）的速率，从地址为0b1010000x（即0xA0/0xA1）的EEPROM的地址0开始，读取特定的“引导记录”数据结构。这个结构包含同步头、命令、目标地址、数据长度和载荷。Boot ROM解析这些记录，将数据写入指定内存地址，或跳转到指定地址执行。这为我们提供了一个绝佳的、官方的I2C主机通信代码参考范本，尤其是处理连续读、数据流解析的部分。
从模式引导：SCF5250将自己的I2C从机地址设置为0b0101000x（0x50/0x51），等待外部主机向其发送同样的引导记录。这常用于通过一个主MCU来更新SCF5250的固件。

从Boot ROM代码中学到的：

鲁棒性：代码中包含了总线忙检查（对应我们初始化时的安全步骤）。
协议封装：它将原始的字节流封装成了有结构的“记录”，包含了命令和长度，这使得引导过程更加灵活和强大。
硬件抽象：Boot ROM的I2C操作是直接操作寄存器的，没有使用任何操作系统或高级框架，是最纯净的底层驱动示例。

5.4 常见问题排查实录

在实际调试中，以下问题最为常见：

通信完全无响应，SCL线一直被拉低
- 检查：首先用示波器或逻辑分析仪看SCL和SDA波形。如果SCL一直为低，通常是某个设备（可能是从机，也可能是主机在异常状态下）钳住了时钟线。这可能是从设备在处理数据时要求时钟延展（Clock Stretching），但主机不支持或处理不当。SCF5250的I2C模块支持时钟延展吗？需要查证。如果不支持，连接需要时钟延展的从设备就会出问题。
- 软件检查：确认程序没有在某个循环中死等一个永远不会发生的事件（比如等待IIF置位，但传输因故根本没启动）。检查初始化序列，确保I2C模块已正确使能（IEN=1）。
能发送地址，但收不到ACK（NACK）
- 检查从机地址：7位地址左移一位后，最低位是R/W位。写操作时地址字节最低位为0，读操作时为1。务必确认发送的地址字节正确。
- 检查从设备电源和连接：确保从设备已上电，且SDA/SCL上拉电阻（通常4.7kΩ）已正确连接。
- 检查从设备是否忙：某些设备（如EEPROM）在内部写周期时会不响应，需要轮询其状态。
能收到ACK，但数据错误
- 检查时序：用逻辑分析仪捕获完整波形，对照I2C协议时序图，检查SCL频率、数据建立/保持时间是否满足从设备要求。SCL频率过高是常见原因。
- 检查软件时序：在写入MBDR启动传输后，是否等待了足够长的时间（检查IIF）才进行下一步操作？在读取MBDR后，是否给了硬件足够时间准备下一次传输？
- 检查中断与主循环的竞争：如果在中断服务程序中和主循环中都操作了I2C寄存器，需要做好互斥保护，防止状态机被意外修改。
多字节读取时，只能读到第一个字节
- 检查主机接收流程：最可能的原因是在接收模式下，没有在读取倒数第二个字节前设置TXAK=1，或者在读取最后一个字节前/后没有正确产生STOP条件。从机在发送完最后一个字节后，如果看到ACK（而不是期望的NACK），可能会认为主机还要数据，从而继续驱动SDA线，与主机试图产生的STOP条件冲突。
- 检查从机配置：如果本设备也配置为从机，地址是否有冲突？