UNI/O总线寄生供电演示板设计：单线通信与能量提取实战

1. 项目概述：为什么我们需要一个UNI/O寄生供电演示板？

如果你曾经在嵌入式项目里用过I2C或SPI接口的EEPROM，那你肯定对那几根线不陌生：电源、地、时钟、数据。布线简单，但有时候，就是那根电源线，会成为项目里最让人头疼的存在。尤其是在空间极其紧凑、对功耗极其敏感，或者布线条件受限的场合——比如微型传感器节点、一次性医疗设备、植入式设备或者某些高密度集成的模组内部。多一根电源线，就意味着多一个焊点、多一分故障风险、多一份PCB布线的复杂度，以及可能多出来的一丁点儿待机功耗。

这时候，“寄生供电”这个概念就变得极具吸引力。它允许设备从数据线上“偷”电，从而省去独立的电源引脚。而Microchip公司推出的UNI/O总线，正是为这种极简连接场景量身定制的单线串行通信协议。它只需要一根信号线（同时承担数据通信和电源提取），就能完成主机与从机（如EEPROM）之间的所有交互。

这个“UNI/O总线寄生供电演示板”项目，就是围绕这个核心价值展开的。它不是一个复杂的系统，而是一个高度聚焦的“教学工具”和“验证平台”。它的目标非常明确：第一，直观演示如何利用UNI/O总线实现EEPROM的读写操作；第二，完整呈现从单根信号线上稳定、高效地提取电源（即寄生供电）的完整电路方案；第三，降低门槛，让开发者无需从零开始研究数据手册和设计电源电路，就能快速上手评估UNI/O器件（如11AA010T-I/TT这类EEPROM）是否适合自己的项目。

简单来说，它解决的是“从知道这个技术，到亲手用上这个技术”之间的鸿沟。很多数据手册只给出了原理框图，而这个演示板则把框图中的每一个部分，用什么型号的元件、参数如何计算、布局布线要注意什么，全都实物化、可测量地摆在你面前。对于硬件工程师而言，这比读十遍数据手册都来得直接。

2. 核心需求与方案选型解析

2.1 核心需求拆解：不止于“连通”，更在于“稳定”

一个成功的寄生供电演示板，需要满足几个层次的需求，这些需求直接决定了电路设计的复杂度和元器件的选型。

第一层：基础通信功能。这是底线。演示板必须能通过UNI/O总线协议，对板载的EEPROM进行可靠的读写、擦除操作。这意味着我们需要一个UNI/O主机控制器。最直接的方式是使用一颗支持UNI/O的专用MCU，但为了通用性和灵活性，本方案更常见的做法是使用一颗通用的MCU（如常见的STM32G0系列或PIC系列），通过GPIO模拟UNI/O的时序。UNI/O协议基于曼彻斯特编码，时序要求并不苛刻，用MCU的GPIO配合定时器完全可以实现，这大大降低了硬件依赖。

第二层：寄生供电能量提取。这是项目的精髓。UNI/O总线在空闲时为高电平（通常为系统逻辑电压，如3.3V或5V），在通信时进行高低电平切换。寄生供电电路的任务，就是在这根单线上，将高电平期间的能量捕获并存储起来，为从机设备（EEPROM）提供持续、稳定的工作电压。这需要一个整流和储能电路。最简单的想法是用一个二极管对信号进行整流，再用一个电容储能。但这里有个关键矛盾：电容太小，储能在通信低电平时会快速耗尽，导致EEPROM复位；电容太大，充电时间常数过长，可能导致上电启动缓慢，或在连续密集写入时电压被拉垮。

第三层：电源管理与稳定。从单线上提取的电源是脉动的、不稳定的。而EEPROM对工作电压的稳定性有要求，尤其是进行写操作时，电压跌落可能导致写入失败甚至数据损坏。因此，在整流储能电路之后，必须加入稳压环节。这里的选择主要有两种：低压差线性稳压器（LDO）或简单的稳压二极管。LDO性能好，压降低，但自身有静态电流消耗，会加重能量提取电路的负担。稳压二极管电路简单，但稳压精度和效率相对较差，且需要根据EEPROM的工作电流仔细计算限流电阻。演示板需要在这两者之间做出权衡，并清晰展示其影响。

第四层：可视性与可测性。作为演示和评估工具，板子需要提供清晰的观测窗口。这意味着需要引出关键的测试点，如寄生供电生成的电压、UNI/O信号波形、MCU的调试接口等。加入几个LED指示灯来显示电源状态、通信活动、读写成功/失败，能极大提升演示的直观性。

2.2 方案选型：为什么是“二极管+电容+LDO”的经典组合？

基于以上需求，一个经过实践检验的可靠方案浮出水面：肖特基二极管整流 + 钽电容/低ESR电解电容储能 + 超低静态电流LDO稳压。

1. 整流二极管选型：肖特基二极管是唯一选择。

   • 为什么不是普通硅二极管？普通硅二极管（如1N4148）的正向压降约为0.6V-0.7V。在3.3V系统中，经过它整流后，储能电容上的电压最高只能到约2.6V-2.7V，这很可能已经低于EEPROM和LDO的最低工作电压。肖特基二极管（如BAT54S）的正向压降仅为0.2V-0.3V，能最大限度地保留总线电压，为后续电路争取宝贵的电压余量。
   • 实操心得：务必注意二极管的开关速度和反向恢复时间。UNI/O通信频率最高可达100Kbps，二极管必须能快速响应。BAT54S这类开关二极管是理想选择。焊接时注意极性，方向反了整个电路都无法工作。

2. 储能电容选型：容量与ESR的平衡艺术。

   • 容量计算：这是设计的核心。我们需要估算EEPROM在一次完整的操作（例如，写入一个字节）期间所需的总电荷，并确保储能电容的电压跌落不超过LDO的跌落裕度（Dropout Voltage）加上EEPROM的最小工作电压余量。
   • 简化估算公式：C ≥ I * t / ΔV
     • I: EEPROM在工作状态下的峰值电流。以11AA010T为例，写电流典型值为3mA。
     • t: 一次写操作所需的最大时间。UNI/O写一个字节（包括命令、地址、数据）大约需要几个毫秒，我们保守估计为10ms。
     • ΔV: 允许的电压跌落。假设我们使用一个输出电压为2.5V的LDO，其跌落电压为200mV。EEPROM最低工作电压为1.8V，那么我们允许的电容电压最低点为2.5V + 0.2V = 2.7V。如果总线电压为3.3V，整流后约为3.0V，则ΔV = 3.0V - 2.7V = 0.3V。
     • 计算：C ≥ 0.003A * 0.01s / 0.3V = 100uF。
   • 结论与选型：理论上一个100uF的电容就够了。但为了应对更复杂的操作序列、总线电压波动以及电容本身的容差，选择220uF到470uF是一个更稳妥的范围。电容类型首选低ESR（等效串联电阻）的钽电容或聚合物电解电容，因为ESR会影响电容瞬间放电的能力。普通的铝电解电容ESR较高，在高频脉冲负载下表现不佳，不推荐在此处使用。

3. 稳压器件选型：超低静态电流LDO是关键。

   • 为什么不用稳压二极管？对于演示板，我们希望电源尽可能干净、稳定。稳压二极管方案需要串联限流电阻，这个电阻会消耗一部分功率，且稳压精度受负载电流影响大。当EEPROM不工作时，稳压管仍在持续消耗电流，不利于展示寄生供电的效率。
   • LDO的优势：提供一个稳定、低噪声的电压。选择的核心指标是超低静态电流（Iq）。因为即使在EEPROM待机时，LDO自身的功耗也会持续消耗储能电容的能量。应选择Iq在微安（µA）级别的LDO，例如TI的TPS7A系列、ADI的LT1761系列等。
   • 输出电压选择：通常选择2.5V或2.2V。这有两个好处：一是低于大多数EEPROM的1.8V-5.5V工作范围，确保兼容性；二是与总线电压（3.3V）之间有足够的压差，即使储能电容电压有所跌落，LDO也能维持稳定输出。

3. 电路设计与核心模块详解

3.1 寄生供电能量提取电路设计

这是整个演示板的“心脏”。其原理图核心部分如下图所示（文字描述）：

UNI/O_BUS (来自MCU) | V [肖特基二极管] BAT54S (阳极接总线，阴极接储能网络) | V +----|(-------+-------> V_RAW (未稳压的直流，约Vbus - Vf) | | [C_bulk] [C_decap] (220uF钽电容) (100nF陶瓷电容) | | +-------------+ | V [LDO输入端] VIN

• D1 (BAT54S):如前所述，实现单向整流。当总线为高电平时，通过D1向C_bulk充电；当总线为低电平或通信切换时，D1反向截止，防止C_bulk上的电荷倒灌回总线。
• C_bulk (主储能电容):承担主要的能量缓冲任务。建议使用220uF/6.3V或330uF/6.3V的低ESR钽电容。注意事项：钽电容有极性，必须正确连接，且耐压值需留有足够余量（至少是总线电压的1.5倍），接反或过压极易导致电容短路烧毁。
• C_decap (去耦电容):一个100nF的陶瓷电容紧靠LDO的输入引脚放置。它的作用是滤除高频噪声，为LDO提供快速的局部电流响应，弥补大容量钽电容在高频响应上的不足。这是保证电源质量的标准做法。

3.2 超低功耗LDO稳压电路

LDO电路是“心脏”的“稳压器”。

V_RAW (来自上一级) | V +-----+-----+ | | VIN GND | | [LDO] [C_in] (如TPS7A2050) (1uF陶瓷) | V VOUT (2.5V稳定输出) | +----|(-------+-------> VCC_EEPROM | | [C_out1] [C_out2] (10uF陶瓷) (100nF陶瓷)

• U1 (LDO):以TPS7A2050为例，其静态电流典型值仅为1µA，压差在150mA负载下仅为145mV，非常适合本应用。将VOUT设置为2.5V（通过反馈电阻或选择固定输出型号）。
• C_in, C_out:严格按照LDO数据手册推荐的值和类型选择。通常输入输出各需要一个1uF-10uF的陶瓷电容用于稳定工作。实操心得：这些电容必须使用X5R或X7R介质的陶瓷电容，并且尽可能靠近LDO的引脚放置，走线短而粗，这是保证LDO不发生振荡、输出稳定的关键。

3.3 UNI/O总线接口与保护电路

UNI/O总线只有一根线，但其接口设计不容忽视。

MCU_GPIO (推挽输出模式) | V [串联电阻 R_s] (22-100欧姆) | +-------------------> UNI/O_BUS (去往寄生供电电路和EEPROM) | [上拉电阻 R_p] (通常为10k欧姆，至MCU_VDD) | V GND (通过一个ESD保护二极管，如PESD3V3，至地)

• R_s (串联电阻):作用有二：一是限制MCU引脚在总线对地短路时的输出电流，保护MCU；二是在总线连接容性负载（如EEPROM的输入电容、寄生电容）时，与电容构成RC电路，可以减缓信号边沿，减少振铃和电磁辐射。阻值通常在22欧姆到100欧姆之间，需要根据实际信号完整性调整。
• R_p (上拉电阻):UNI/O总线是开漏/开集总线，需要上拉电阻将总线拉至高电平。这个电阻连接在总线和MCU的电源（MCU_VDD）之间。阻值大小影响上升时间和功耗。10k欧姆是一个兼顾速度和功耗的常用值。注意：这个上拉电源必须是MCU的VDD，而不是寄生供电产生的VCC_EEPROM，以确保主机能可靠地控制总线电平。
• ESD保护二极管:在总线对地之间放置一个双向TVS管或专用的ESD保护二极管（如PESD3V3），用于吸收静电和浪涌，保护昂贵的MCU和EEPROM。在演示板上，人手频繁触摸，这个保护非常必要。

3.4 MCU最小系统与EEPROM连接

这部分相对标准。

• MCU:选择一款具有足够GPIO和定时器资源的常见MCU，如STM32G030。除了连接UNI/O总线的GPIO，还需要连接一个UART用于打印调试信息到PC，以及连接控制LED的GPIO。
• EEPROM:将UNI/O器件的SIO引脚连接到经过保护的UNI/O_BUS网络，其VCC引脚连接到LDO输出的VCC_EEPROM，GND接地。
• LED指示:建议至少设计三个LED：
  1. PWR_LED:接在VCC_EEPROM上，直观显示寄生供电是否成功。
  2. ACT_LED:由MCU控制，在UNI/O通信时闪烁，指示总线活动。
  3. STAT_LED:由MCU控制，用于指示读写操作的成功或失败状态。

4. PCB布局布线实战要点与避坑指南

对于这样一个涉及模拟电源提取和数字信号完整性的混合电路，PCB布局布线的好坏直接决定了演示板的成败。

4.1 电源路径布局：优先处理“能量流”

1. 输入到输出的最短路径：将肖特基二极管、主储能电容C_bulk、LDO、输出电容C_out1/C_out2，以及最终负载EEPROM的VCC引脚，在布局上尽可能排成一条直线。电源走线要短、直、宽。特别是C_bulk的正极到LDO的VIN引脚，以及LDO的VOUT到EEPROM的VCC引脚，这两段走线应使用较宽的铜皮（如20-30mil），以减小寄生电阻和电感，确保大电流通过能力。
2. 电容的摆放是灵魂：
   • C_bulk（大电容）应紧靠整流二极管D1的阴极和LDO的VIN引脚。它的主要作用是“水库”，位置可以稍微宽松，但引线不能过长。
   • C_decap和C_in/C_out（小陶瓷电容）必须紧贴它们要服务的器件引脚（D1阴极、LDO的VIN和VOUT）。理想情况是电容的两个焊盘直接打在器件引脚对应的过孔或焊盘上，实现最短的回流路径。这是抑制高频噪声、保证LDO稳定工作的铁律。

4.2 信号与地平面处理

1. 地平面至关重要：尽量使用完整的接地层（Ground Plane）。它为所有信号提供低阻抗的返回路径，能有效减少噪声，提高电源完整性。即使是在双面板上，也应尽可能使地平面完整，避免被过多的走线割裂。
2. UNI/O总线走线：这根线应保持干净。远离时钟信号、开关电源等噪声源。走线不宜过长，如果必须走长线，可以考虑将其用地线包裹或采用微带线结构控制阻抗。串联电阻R_s应靠近MCU端放置。
3. 模拟与数字地：在这个简单系统中，通常单点接地即可。可以将LDO的GND、储能电容的GND、EEPROM的GND在一个“安静”的点（例如主储能电容的接地端）连接到系统地平面。避免数字MCU的快速开关电流直接流过模拟电源部分的接地路径。

4.3 常见布局错误与后果

• 错误1：小电容放得远。后果：LDO可能在高频段不稳定，输出产生振荡或较大的纹波，导致EEPROM工作异常，特别是写入时容易失败。
• 错误2：电源走线细长。后果：走线电阻和电感增大，导致负载突变时（如EEPROM启动写操作）电压跌落加剧，可能瞬间低于LDO跌落电压，造成系统复位。
• 错误3：地平面被严重割裂。后果：信号回流路径不顺畅，引入噪声，可能导致UNI/O通信误码率上升，通信不可靠。
• 错误4：未考虑测试点。后果：调试时无法方便地测量V_RAW、VCC_EEPROM等关键电压和UNI/O信号波形，大大增加排查问题的难度。务必在原理图中就预留好测试过孔或焊盘。

5. 固件开发与UNI/O协议实现要点

5.1 UNI/O协议精要与时序模拟

UNI/O协议基于曼彻斯特编码，每一位数据由一次电平跳变表示。具体来说：

• 位周期开始时的上升沿代表逻辑“1”。
• 位周期开始时的下降沿代表逻辑“逻辑“0”。
• 位周期中间总是有一次相反的跳变。

用MCU的GPIO模拟此协议，核心在于精确控制两次跳变之间的时间。协议标准速率有100kbps、50kbps等，我们以100kbps为例，位周期为10µs。

// 伪代码示例：发送一个字节 void UNIO_WriteByte(uint8_t data) { for(int i = 0; i < 8; i++) { if(data & 0x80) { // 发送位‘1’ GPIO_Set(); // 上升沿 delay_us(5); // 位周期一半 GPIO_Reset(); // 中间跳变（下降沿） delay_us(5); } else { // 发送位‘0’ GPIO_Reset(); // 下降沿 delay_us(5); GPIO_Set(); // 中间跳变（上升沿） delay_us(5); } data <<= 1; } }

关键点：

• 延时精度：delay_us(5)的精度必须足够高。最好使用硬件定时器（Timer）来产生精确的延时或直接生成PWM波形，而不是依赖软件空循环。软件循环受中断和系统负载影响大，会导致时序漂移，通信不可靠。
• 起始帧与唤醒：UNI/O器件在空闲状态下处于超低功耗睡眠模式。主机需要先发送一个特定的“唤醒脉冲”（一个长于特定时间，如1ms的低电平，后跟一个起始位），才能启动通信。这个唤醒时序必须严格按照数据手册实现。
• GPIO模式：在发送数据时，GPIO配置为推挽输出。在接收从机响应时，需要将GPIO切换为开漏输出模式（并启用内部上拉），或者切换为输入模式，以读取总线状态。这是一个常见的坑点：如果一直保持强推挽输出，主机将无法读取从机拉低总线的应答信号。

5.2 通信流程与错误处理框架

一个完整的EEPROM写入流程包括：唤醒 -> 发送命令头 -> 发送存储器地址 -> 发送数据 -> 等待写周期完成 -> 验证。

// 简化的操作流程框架 bool EEPROM_WriteByte(uint16_t addr, uint8_t data) { if(!UNIO_Wakeup()) return false; // 唤醒失败 if(!UNIO_SendCommand(WRITE_CMD)) return false; // 发送写命令 if(!UNIO_SendAddress(addr)) return false; // 发送地址 if(!UNIO_SendByte(data)) return false; // 发送数据 if(!UNIO_WaitForWriteComplete()) return false; // 等待内部写周期 // 可选：发送读命令，读回数据验证 uint8_t read_back = EEPROM_ReadByte(addr); return (read_back == data); }

错误处理经验：

• 超时机制：每一个等待从机应答的环节都必须加入超时判断。例如，发送起始位后等待从机的应答位（ACK），如果超过一定时间（如100µs）总线仍无响应，则应判定为通信超时，退出并重试或报错。
• 重试策略：对于单次通信失败，不要立即判定为硬件故障。可以实现一个简单的重试机制（例如重试3次）。很多偶发的失败是由于电源波动或时序轻微偏差造成的。
• 状态LED反馈：利用板载的STAT_LED，用不同的闪烁模式来表示“通信中”、“成功”、“失败（超时）”、“失败（校验错）”等状态，这对于现场调试和演示至关重要。

5.3 低功耗管理与电源监测

为了充分展示寄生供电的能力，固件还应包含简单的电源监测和低功耗管理逻辑。

• 电源监测：可以使用MCU的一个ADC通道，通过电阻分压来监测V_RAW（整流后电压）或VCC_EEPROM。在每次进行耗电较大的操作（如写EEPROM）前后，记录电压值，并通过串口打印出来。这能直观地展示在操作期间储能电容的电压跌落情况，验证电源电路的设计是否足够。
• 间歇工作模式：在演示循环中，可以设计MCU在完成一次读写操作后，进入深度睡眠模式一段时间，仅靠UNI/O总线的上拉电阻维持高电平为寄生电路充电。然后通过定时器唤醒，再进行下一次操作。这样可以模拟真实传感器节点间歇工作的场景，观察寄生供电系统在“充电-放电”循环中的稳定性。

6. 调试、测试与典型问题排查实录

板子焊接好后，真正的挑战才刚刚开始。以下是我在实际调试中遇到过的典型问题及解决方法。

6.1 上电无反应，PWR_LED不亮

• 检查清单：
  1. 电压测量：用万用表依次测量：总线输入电压（应为3.3V高电平） -> 肖特基二极管阴极电压（应约为3.0V） -> LDO输入电压（应接近3.0V） -> LDO输出电压（应为设定的2.5V）。哪一级没电压，问题就在哪一级。
  2. 二极管方向：这是最高频的错误。确认肖特基二极管的阴极（有标记的一边）连接的是储能电容和LDO输入。
  3. 电容极性：确认钽电容的正负极没有接反。接反的钽电容上电瞬间就可能短路冒烟。
  4. LDO使能引脚：检查LDO的使能（EN）或关断（SHDN）引脚是否被正确拉高或拉低，使其处于工作状态。

6.2 PWR_LED微亮或闪烁，电压不稳定

• 现象分析：这说明寄生供电电路在工作，但能量不足，或者负载电流过大，导致电压被拉低。
• 排查步骤：
  1. 测量空载电压：断开EEPROM的VCC连接，测量LDO输出是否稳定在2.5V。如果稳定，说明问题在负载或前级储能；如果不稳定，可能是LDO本身或其外围电容问题。
  2. 检查储能电容：用示波器探头测量V_RAW（LDO输入）的波形。在MCU不通信、总线保持高电平时，电压应缓慢上升至接近3.0V。当启动一次EEPROM写操作时，你会看到电压有一个明显的跌落。如果跌落到低于LDO的跌落电压（如2.7V），LED就会闪烁。解决方法：增大储能电容C_bulk的容量，比如从220uF换成470uF。
  3. 检查总线活动：确保在EEPROM操作间隙，MCU确实将总线释放为高电平（由上拉电阻拉高），给电容足够的充电时间。如果MCU程序有bug，一直将总线拉低，电容永远充不上电。

6.3 UNI/O通信失败，无应答或数据错误

• 示波器是最佳工具：将示波器探头连接到UNI/O_BUS测试点，观察通信波形。
• 典型波形问题与解决：
  • 问题A：上升沿/下降沿过于缓慢，有圆角。这可能是总线负载电容太大（走线过长、过孔多、连接器件多），而上拉电阻R_p阻值太大，导致RC常数过大。解决：尝试减小R_p（如从10k改为4.7k），或者检查并优化布线，减少寄生电容。
  • 问题B：波形有严重的振铃（过冲）。这可能是信号完整性不好，阻抗不匹配。解决：确保串联电阻R_s已焊接（通常22-100欧姆），这个电阻可以阻尼振荡。也可以尝试在总线靠近EEPROM端对地加一个几十皮法的小电容，来减缓边沿。
  • 问题C：主机发送的波形正常，但从机应答位幅度很小或变形。这很可能是主机的GPIO在接收时段没有正确切换到高阻态（开漏模式），与从机的下拉电流“打架”。解决：严格检查固件中GPIO模式切换的代码，确保在接收前已将引脚设置为输入或开漏模式。
• 逻辑分析仪辅助解码：如果手头有逻辑分析仪，可以抓取完整的UNI/O数据流，与协议标准对比，看起始位、数据位、停止位、应答位是否都符合预期。这是定位协议层错误的利器。

6.4 写入EEPROM的数据读回来不正确

• 电源问题优先：在写入瞬间，如果VCC_EEPROM电压跌落过大，可能导致写入过程异常。用示波器同时捕获VCC_EEPROM电压和UNI/O波形，观察写命令发出期间电压是否稳定。
• 时序问题：UNI/O协议要求两次操作之间，以及写周期完成后，需要有足够的“忙等待”时间。如果MCU在EEPROM内部写周期尚未完成时就发起下一次通信，会导致失败。务必严格按照数据手册中的“写周期时间”（如5ms）在固件中增加延时。
• 地址错误：确认发送的地址是否符合EEPROM的容量。例如，一个1Kbit的EEPROM，地址范围是0-127，如果发送了地址200，行为是未定义的。

经过以上系统的设计、制作和调试，你得到的将不仅仅是一块能工作的演示板，更是一套关于单线通信、寄生供电、电源完整性、信号完整性和低功耗设计的完整知识实践。你可以用它来评估不同型号的UNI/O器件，测试不同容量电容的效果，甚至尝试用更高效的电荷泵电路替代简单的二极管整流方案。这块小板子，是一个绝佳的起点，通往更精巧、更集成的嵌入式硬件设计之路。