当前位置：首页 > news >正文

MC68HC11嵌入式系统设计：RDS收音机软硬件协同与状态机应用

news 2026/6/21 13:58:17

1. 项目概述与核心价值

如果你在九十年代末到两千年初接触过汽车音响或者中高端家用收音头，大概率会见过一个叫“RDS”的功能。它能让你在调频广播时，屏幕上不仅显示频率，还能滚动播出电台名称、歌曲信息，甚至能在播放音乐时自动切换到交通路况播报。在那个手机导航还不存在的年代，这简直是黑科技。今天要聊的这个项目，就是那个时代的一个经典工程实现：基于MC68HC11微控制器的RDS多波段收音机系统。

这个项目的核心，是用一颗8位单片机（MC68HC11）作为大脑，去协调和控制整个收音机的“智能”部分。它不仅要负责传统的调台、存台、显示，更要实时解码FM广播里隐藏的RDS数据流，并根据这些数据做出响应，比如自动切换到交通广播。整个系统涉及锁相环（PLL）频率合成、人机交互（键盘、显示）、实时数据解码和复杂的状态机逻辑，是一个软硬件深度结合的嵌入式系统典范。

对于今天的嵌入式开发者、电子爱好者，或者对复古技术感兴趣的朋友来说，这个项目依然有很高的参考价值。它展示了在资源极其有限的8位MCU上，如何通过精巧的软件架构和硬件设计，实现一套功能完整、响应及时的应用系统。你将看到如何用汇编语言“榨干”每一字节内存和每一个时钟周期，如何处理异步中断与主循环的协作，以及如何设计一个稳定可靠的状态机来管理众多外设和功能。无论你是想了解老式收音机的内部工作原理，还是学习经典的嵌入式系统设计模式，这篇文章都能提供扎实的干货。

2. 系统整体设计与核心思路拆解

2.1 硬件架构：MCU与外围芯片的协同

整个系统的硬件核心是MC68HC11E32这款微控制器。选择它，是因为在当时它提供了足够的I/O端口、定时器资源和片上EEPROM，非常适合作为控制中心。其外围电路主要分为几个关键部分：

频率合成单元：这是收音机“调台”的心脏。系统使用了MC145170（或MC145157）PLL频率合成器芯片。MCU通过串行总线（模拟SPI）向PLL芯片发送频率分频比数据，PLL据此产生稳定、精确的本振信号，驱动收音头的高频头，从而锁定到目标电台频率。PLL的参考频率由高精度晶振提供，确保了全波段频率的准确性。
显示与键盘单元：人机交互界面。系统设计支持两种点阵显示模块：并行接口的LCD（如HD44780控制器）和串行接口的VFD（真空荧光显示屏，如MSC7128驱动器）。键盘矩阵通过编码器（如CD40147）连接到MCU的I/O口，用于接收用户指令（调台、存台、功能切换等）。
RDS数据解码接口：RDS数据是从FM立体声解码芯片（如TDA7330）的复合信号中提取出的57kHz副载波信号，经专用RDS解码器（如SAA6579）解调为数字比特流。这个比特流以串行方式，通过MCU的一个外部中断引脚（IRQ）输入。每个比特的上升沿触发一次中断，MCU在中断服务程序中读取并组装数据。
非易失性存储：MC68HC11自带的片上EEPROM被用来存储用户预设的电台频率、PS（节目服务名称，即电台台标）名称、PI（节目标识）码以及EON（其他网络信息）数据。这是实现“记忆”功能的关键。

2.2 软件架构：中断驱动与主循环的平衡

软件是整个系统的灵魂。考虑到要同时处理用户输入、显示刷新、RDS数据流解析和定时任务，软件采用了经典的**“前台-后台”或“超级循环+中断”**架构。

后台（主空闲循环）：在IDLE标签开始的循环中，程序以固定的节奏（由定时器中断控制）轮询各种状态标志，执行低优先级的周期性任务。例如：
- 显示更新管理：检查显示内容是否有变化，若有则调用显示更新例程。为了减少对显示模块的频繁操作（从而降低射频干扰RFI），显示只在内容变化时更新，时间显示中的冒号以1Hz频率闪烁。
- 定时功能检查：检查闹钟是否设定并触发，管理睡眠定时器的倒计时。
- 交通公告（TA）状态监控：处理由RDS触发的自动切台和返回逻辑。
- 键盘扫描：周期性执行键盘扫描子程序，检测按键并执行相应功能。
- 波段与存储区切换检测：监控硬件引脚状态，判断用户是否切换了波段（FM/MW/SW）或短波存储区，并执行相应的重调谐操作。
前台（中断服务程序）：处理对实时性要求高的异步事件。
- RDS数据中断（IRQ）：每个RDS数据比特的到来都会触发此中断。中断服务程序SDATA负责读取数据位，并将其拼装成完整的RDS数据块（每组104比特）。这是整个RDS功能的数据源头。
- 定时器中断（RTI）：提供系统时基，用于产生64Hz的键盘扫描频率、1Hz的时间基准、125ms的显示更新触发等。它是系统所有定时功能的“心跳”。
- 旋转编码器中断（XIRQ）：用于检测调谐旋钮的转动方向和步进，提供流畅的手动调谐体验。

这种架构确保了RDS数据流这种连续、不可丢失的数据能得到及时响应，同时又让主循环有条不紊地处理各种逻辑和界面更新。

2.3 核心功能逻辑：状态机无处不在

为了管理收音机的多种模式（正常收听、手动调谐、存储模式、闹钟设置、RDS信息浏览等），软件内部维护了多个状态标志字节（如STAT,STAT2,STAT3,STAT4等）。每个字节的每一个比特都代表一个特定的系统状态或标志。

例如，STAT4寄存器：

Bit 0: 显示/TA切换临时状态标志
Bit 1: 睡眠定时器运行标志
Bit 2: 交通公告使能标志
Bit 3: 闹钟显示标志
Bit 4: 闹钟设防标志
Bit 5: 闹钟设置模式标志
Bit 6: 设置小时/分钟标志
Bit 7: 收到有效的14B组（EON TA）标志

主循环和各个子程序通过检查和设置这些标志位，来决定执行哪条逻辑路径。这本质上是一个复杂的状态机。例如，当用户按下“RDS”键，程序会检查当前是否已在显示RDS信息（STAT5的bit 1），然后决定是开始显示还是切换到下一条RDS信息（如RT滚动文本->PTY节目类型->PI码...）。这种基于标志位的状态机设计，在资源受限的MCU中是非常高效和清晰的管理方式。

3. 核心细节解析与实操要点

3.1 PLL频率合成与调谐控制

调谐的核心是计算并发送给PLL芯片正确的分频比（N值）。对于MC145170，其输出频率f_out = N * f_ref，其中f_ref是参考频率（通常为10kHz或50kHz步进对应）。软件中，电台频率以BCD码形式存储在RQ数组中，经过PROG和NEW等子程序转换为二进制值，再通过P5170或P5157子程序串行发送出去。

关键子程序解析：PROG与NEW

PROG：当用户在频率模式下输入新频率后，或在存储模式下保存频率时被调用。它的作用是将用户输入的BCD码频率（已考虑中频IF偏移）转换为二进制分频比，并存入SMEM（频率内存）变量。
- 首先调用IFO获取当前波段对应的中频偏移值（例如FM为+10.7MHz或-10.7MHz，取决于本振高低）。
- 调用ADB将频率与中频偏移相加，得到实际需要PLL生成的本振频率。
- 对于短波（SW，波段3），因为MC145157需要前置分频器（÷5），所以计算上需要特殊处理（ADD和移位操作）。
- 最后调用BCON将BCD码结果转换为二进制，存入SMEM。
NEW：当需要实际改变收音机接收频率时被调用（如切换电台、自动搜台、TA切换）。它执行与PROG相反的过程，将SMEM中的二进制分频比转换为BCD码频率，并减去中频偏移，最终在显示屏上显示出来。然后调用P5170将二进制分频比发送给PLL芯片。

实操要点与避坑指南

注意：在向PLL发送新频率数据前，程序会先将静音（Mute）线拉高（BSET PORTA,Y,$10），发送完成并等待约100ms稳定后，再取消静音。这是一个非常重要的细节，可以避免在频率切换瞬间，扬声器发出刺耳的“噗噗”声或噪声。在你自己设计类似的音频系统时，这个“静音-切频-去静音”的流程是必须的。

经验之谈：代码中通过检查端口A的bit 2（PORTA,Y,$04）来判断FM本振是高于接收频率（High-side LO）还是低于接收频率（Low-side LO），从而选择正确的IF偏移值表（IFS）。这在适配不同型号的收音头时至关重要。如果你的设计需要兼容多种高频头，务必留出这个硬件配置点（如上拉/下拉电阻），并在软件中做相应判断。

3.2 RDS数据解码与处理流程

RDS数据以每秒1187.5比特的速率传输，每组数据包含4个26比特的数据块。MCU通过IRQ引脚接收比特流。

解码流程：

比特同步：在SDATA中断服务程序中，首先需要进行比特同步，找到每个数据块的起始边界。这通常通过检测特定的0x0AFC同步字来实现。
组块组装：同步后，连续接收104个比特（4个块），存入GROUP缓冲区。
错误校验与解码：对每个块进行26-bit CRC校验，并计算校正子（SYN）。CONF变量存储校验置信度。只有通过校验的数据才会被进一步处理。
组类型解析：根据数据块中的组类型码，判断这是哪种信息（0A组为基本调谐和节目信息，2A组为电台文本，14B组为增强型其他网络信息，用于TA等）。
信息提取与存储：
- PS（节目服务名称）：从0A组提取，存入PSN数组，用于主屏显示台标。
- RT（广播文本）：从2A组提取，存入RT数组，可以滚动显示。
- PI（节目标识）码：唯一标识一个电台，用于TA切换时的电台匹配。
- PTY（节目类型）：音乐、新闻、体育等分类。
- EON（其他网络信息）：存储其他相关电台的频率和PI码，最多16个网络。这是实现跨电台TA切换的基础数据库。

交通公告（TA）自动切换逻辑这是RDS系统中最复杂的功能之一。其逻辑在代码的IDLE循环中实现，当检测到STAT4的bit 7（14B组有效标志）被置位时触发：

检查使能：首先检查交通公告功能是否被用户启用（STAT4bit 2）。
NVM查询：在EEPROM中查找14B组中携带的“目标TA电台”的PI码。如果没找到，说明用户未存储该电台，不予切换。
检查本地禁止位：检查NVM中该电台的“TA禁止”标志位（用户可能手动禁止了该电台的TA切换）。
执行切换：如果以上检查通过，则调用RETUNE2子程序，将频率切换到NVM中存储的对应频率。同时，显示屏会切换到新频率，如果该电台TP（交通节目）标志为高，则频率的10kHz位会闪烁（模仿手动模式）。
新频率验证：切换后等待1秒，检查新频率电台的TP标志是否为高，PI码是否与14B组中的一致。如果任一条件不满足，则切换回原频率。
监控与返回：再等待2秒，开始监控新频率的TA标志。一旦TA标志变低（交通公告结束），则自动切回原电台。如果用户在TA期间手动调台，则记录为“手动返回”。

整个过程伴随着多个状态标志的置位与清除，以及REARET变量记录返回原因，用于在RDS信息显示中查看。这个逻辑链体现了嵌入式系统中对异常处理和状态恢复的周密考虑。

3.3 键盘扫描与功能执行

键盘处理是典型的分时扫描逻辑，在KBD子程序中以64Hz的频率被主循环调用。

扫描原理：

逐列扫描：通过PORTD输出，依次将键盘矩阵的某一列拉低（或高，取决于电路设计）。
读取行状态：通过PORTE的低4位读取行线状态。
防抖与确认：采用“三次确认”机制（KOUNT计数器）。只有当同一个键码（KEY）在连续三次扫描中被检测到，才认为是一次有效的按键，并设置“按键功能待执行”标志（STATbit 5）。
连按处理：对于音量+/频道+等需要连按的键，在首次确认后（STATbit 5置位），会设置连按标志（STATbit 6），并调整重复检测的阈值（从3次变为8次或16次），以实现先慢后快的连按效果。

功能派发：KEYP子程序根据KEY中的键码，查询一个跳转表（CTAB），表中存储了每个键码对应的处理子程序入口地址。这种查表法（Dispatch Table）比一堆if-else判断更高效，也更容易扩展。每个按键处理程序最后几乎都会调用P5170进行调谐或更新显示。

一个典型按键流程：数字键“5”

用户在频率模式下按下“5”。
KBD子程序识别并确认按键。
KEYP调用DIGIT子程序。
DIGIT检查当前模式。如果是频率模式且非存储模式，则设置重调谐标志（STAT5bit 4），并清除TA禁止位。
检查是否需要清空当前输入（STATbit 4，由CLEAR键设置）。
调用DR1设置指针，将RQ数组中的BCD频率数字依次左移，把新输入的数字“5”放入最低位。
主循环检测到重调谐标志，调用PROG计算新频率，再调用P5170发送给PLL，完成调谐。

3.4 显示管理：双屏驱动与更新优化

系统支持两种显示模块，驱动方式不同：

LCD（HD44780）：并行接口。写入前必须通过WAIT子程序检查“忙”标志（Busy Flag），确保控制器就绪。
VFD（MSC7128）：串行接口。不需要查忙，但需要在字节间插入延时（VFDL循环中实现）。

显示更新策略：为了最小化对显示模块的操作（减少RFI和功耗），采用了差异更新策略。系统维护两个显示缓冲区：

DISP：准备发送到显示模块的新数据。
DISPP：当前显示模块上实际显示的数据。

定时器B中断每125ms置位一个“需要更新显示”的标志（STAT2bit 3）。主循环中的MOD子程序被调用时，它会比较DISP和DISPP的每一个字符。只有发现不同的字符，才会真正向显示模块发送更新命令。对于时间显示中的冒号，则以1Hz频率单独控制其闪烁。

显示模式：根据系统状态（STAT4,STAT5等），显示内容完全不同：

待机模式：显示日期和时间（如Thu 12 May 21:35）。若无RDS时钟参考，则显示Mon 0 inv 0:00。
正常收听模式：显示PS台标和时间（如BBC 4 FM 21:40）。若无RDS PS信息，则显示----------。
手动调谐模式：显示频率（如-- 9415）。
闹钟设置模式：显示5-day alarm 0659。
睡眠定时模式：显示Sleep 60 minutes。
RDS信息浏览模式：循环显示RT文本、PTY、PI码、TA/TP状态、PIN码、MJD日期、M/S/DI标志、上一次TA的PI码及返回原因、EON网络列表等。

这种基于状态的显示管理，使得有限的显示区域（16字符）能够承载极其丰富的信息。

4. 实操过程与核心环节实现

4.1 系统初始化与主循环剖析

系统上电或复位后，从START标签开始执行初始化：

端口与寄存器初始化：设置各I/O口的数据方向寄存器（DDR），配置定时器、中断控制寄存器。例如，将PORTA的bit 4初始化为高电平，用于控制静音电路。
显示模块初始化：向LCD或VFD发送一系列初始化命令序列，设置显示模式、光标等。
RAM清零与标志位初始化：使用循环将BMJD到SCNT的RAM区域清零。设置默认状态，如使能交通公告切换（STAT4bit 2置位）、设为电台模式（STATbit 1置位）。
中断向量设置：将RTI、IRQ、XIRQ的中断服务程序入口地址填入中断向量表。
进入主循环：跳转到IDLE，开始无限循环。

主循环（IDLE）的详细节拍：主循环不是一个简单的while(1)，而是一个被定时器中断“ pacing ”的循环。每次RTI中断（假设32Hz）都会触发，并在中断服务程序中设置一些定时标志。主循环则检查这些标志来执行不同周期的任务：

64Hz任务（键盘扫描）：通过检查STAT的bit 3（由RTI定时翻转）来实现。KBD子程序在此节奏下被调用。
8Hz任务（显示更新检查）：由另一个定时标志触发，调用MOD子程序。
1Hz任务（时间更新、冒号闪烁）：由秒计数器SEC溢出触发，更新时分秒，并控制冒号闪烁（可通过TIME COLON键关闭以降低RFI）。
异步事件处理：随时检查STAT4bit 7（TA事件）、STAT3bit 5（编码器旋转）等，一旦置位立即处理。

这种设计确保了即使是在执行一个长任务（如EEPROM写入），系统也能及时响应中断和周期性任务，保证了UI的流畅性和RDS数据的实时性。

4.2 关键子程序深度解析

1. 频率计算与转换子程序簇这是调谐的核心数学部分，全部用汇编实现，涉及大量BCD码运算。

ADB/SUB/ADD：实现多字节BCD码的加法和减法。ADD子程序是核心，它处理两个6字节BCD数的加法，并正确处理十进制调整（DAA指令的替代，因为HC11的DAA有局限）。
BCON：将5位BCD码频率（如98.50MHz存储为0,9,8,5,0）转换为16位二进制数。算法是经典的霍纳法则：result = ((((digit1*10 + digit2)*10 + digit3)*10 + digit4)*10 + digit5)。在汇编中通过循环左移和加法高效实现。
DCON/DCON2：将16位二进制分频比转换回5位BCD码频率。这是BCON的逆过程，采用“除10取余”法，通过连续减10的倍数来实现。

2. EEPROM读写子程序READ1和WRITE1负责读写MC68HC11内部的EEPROM。EEPROM的写入有严格的时序：

设置PPROG寄存器的EELAT和BYTE/ERASE位。
向目标地址写入要擦除的数据（实际上任何值都可，主要是为了锁存地址）。
等待至少10ms的擦除时间（代码中调用DBOUNC等待15ms）。
设置EELAT位为写入模式。
向目标地址写入新数据。
设置EEPGM位启动编程。
等待至少10ms的编程时间（再次调用DBOUNC）。
清除PPROG寄存器，结束操作。

重要提示：EEPROM写入时间较长，在此期间必须禁止所有中断，或者确保中断服务程序不会访问EEPROM控制寄存器。本代码在写入关键阶段是通过关中断或确保代码在临界区内执行来实现的。

3. 串行输出驱动PLLP5170和P5157子程序分别驱动两款PLL芯片。它们都是通过软件模拟SPI时序，将数据位（从最高位MSB开始）依次放到数据线（PORTBbit 2），然后产生一个时钟脉冲（PORTBbit 1），最后通过锁存使能线（PORTBbit 4或bit 3）将数据锁存到PLL中。

对于MC145170，先发送一个控制字（通常为0），然后发送16位频率分频比的高7位和低8位，最后发送参考分频比设置。
对于MC145157，数据格式略有不同，需要将频率数据左移一位以容纳控制位。

4.3 存储管理与电台数据结构

EEPROM中存储的不仅仅是一个频率。对于每个预设电台（共40个，FM/MW/SW各波段共享地址空间，通过波段和存储区选择线PORTEbit 6,7来区分），存储了一个完整的数据结构：

偏移量	长度	内容	说明
0	1字节	频率高字节 (MSB)	Bit 7 用作该电台的“TA禁止”标志
1	1字节	频率低字节 (LSB)
2-9	8字节	PS名称 (ASCII)	若为`0xFF`或`0xA0`，则使用频率数字显示
10-15	6字节	备用（或频率数字显示）	当PS名无效时，用于显示频率数字
16	1字节	PI码高字节
17	1字节	PI码低字节

当进行TA切换时，系统会在EEPROM中线性搜索，比对14B组中收到的“目标PI码”与存储的PI码。找到匹配项后，即可取出对应的频率进行切换。这种设计将用户收藏的电台与EON网络关联起来，实现了智能的跨电台交通公告接收。

5. 常见问题与排查技巧实录

基于这份应用笔记和代码，在实际开发和调试中，你可能会遇到以下典型问题。这里结合我的经验，给出排查思路和解决方案。

5.1 硬件相关问题

问题1：PLL无法锁频，收音机收不到台。

排查步骤：
1. 检查参考时钟：这是最常见的问题。使用频率计测量PLL芯片（MC145170/157）的参考时钟输入脚（通常是OSCin）。频率应为f_ref（如10kHz）。不准则调整其旁边的微调电容或晶振负载电容。
2. 检查环路滤波器：PLL输出脚（VCO控制电压）在调谐时应有电压跳变。可以用电位器代替滤波器输出，手动调节VCO电压，看收音机是否能覆盖整个波段并收到台。如果能，说明问题在PLL或MCU控制；如果不能，问题在VCO或收音头。
3. 检查MCU输出：用逻辑分析仪或示波器抓取MCU连接到PLL的数据线、时钟线、锁存线的波形。对照P5170子程序的时序，看数据是否正确，锁存脉冲是否在数据发送完毕后产生。
4. 检查电源与接地：确保PLL和VCO的电源干净、稳定。数字地和模拟地单点连接。

问题2：显示模块不工作或显示乱码。

LCD不显示：
- 检查WAIT子程序中的忙检测循环。如果LCD模块未连接，程序会一直等待BUSY线变低而卡死。应用笔记中特别指出：如果不用LCD，必须在PORTA的bit 7上加一个10k下拉电阻。
- 检查初始化序列。HD44780需要严格的初始化命令流（$30 -> $30 -> $30 -> $38...），时序要满足数据手册要求。
VFD显示乱码：
- VFD模块（如MSC7128）的字符集与标准ASCII不同。代码中的VTAB转换表就是用于此目的。检查VTAB表是否正确映射。
- 检查串行时序。VFD是串行接口，需要严格的时钟和数据时序，以及字节间的延迟（VFDL循环）。如果MCU主频改变，需要调整延迟循环。

问题3：RDS解码不稳定，经常收不到PS名称或RT文本。

检查信号强度：RDS解码需要较强的FM信号。确保天线良好，收音头中频输出信号干净。
检查数据输入：用示波器测量连接到MCU IRQ脚的RDS数据信号。应该是0-5V的方波，比特率约为1187.5 Hz。如果波形畸变或幅度不足，需要检查前级RDS解调电路的输出。
检查中断服务程序：确保IRQ中断使能，且中断服务程序SDATA的入口地址正确写入中断向量表。中断服务程序执行时间必须足够短，不能丢失下一个比特。

5.2 软件与功能问题

问题4：TA（交通公告）功能不自动切换。

排查流程：
1. 确认功能使能：按下TRAFFIC键，点阵显示屏的第11个字符位置应出现小数点。如果没有，检查TPEN子程序及STAT4bit 2的标志位操作。
2. 确认EON数据：长按或多次按RDS键，查看EON列表是否为空。空的EON列表意味着收音机从未收到过包含其他网络信息的RDS组（14B），或者解析失败。需要找到一个能发送EON信息的电台（通常是交通广播主台）。
3. 确认电台存储：TA切换的目标电台，其PI码和频率必须已存储在EEPROM中。确保你已将交通台（TP标志为1）存储在了预设位置。
4. 检查NVM中的禁止位：在手动模式或手动存储模式下，TRAFFIC键可以切换当前电台的“TA禁止”状态。检查你是否无意中禁止了该电台。
5. 跟踪代码逻辑：在调试器中，当收到14B组时（STAT4bit 7置位），单步跟踪IDLE循环中从FLN标签开始的一段代码。观察程序是否进入TASW子程序，以及在TASW中是否成功在EEPROM中找到匹配的PI码。

问题5：睡眠定时器或闹钟功能不准时。

根源：系统时间依赖于RDS时钟（CT）组来校准。如果收不到CT信号，则依靠MCU的内部时钟。
校准内部时钟：代码注释提到，可以通过调整连接到MC68HC11EXTAL引脚上的微调电容来校准内部时钟。在无RDS信号时，让系统运行一段时间，与标准时钟对比，调整电容直到误差最小。
检查定时器中断：系统时基来自RTI。检查TMSK2寄存器的设置，确认RTI中断频率是否正确（例如32Hz）。如果主晶振频率不是8.388MHz，需要重新计算预分频值。

问题6：按键反应迟钝或连按失效。

调整去抖参数：KBD子程序中的“三次确认”机制和连按的阈值（#8和#16）是针对64Hz扫描频率设置的。如果改变了键盘扫描的频率，需要相应调整这些计数值。
检查键盘矩阵电路：确保上拉/下拉电阻正确，没有虚焊。用万用表测量按键按下时，对应的行、列线是否可靠连通。
查看CTAB跳转表：确认每个按键的键码（如$11,$21）与硬件扫描结果一致。键码由PORTD的输出列和PORTE的输入行组合而成。

5.3 调试技巧与工具

利用现有显示做调试输出：在代码中临时插入一些显示例程，将关键变量（如SMEM频率值、STAT寄存器状态、REARET返回原因码）转换成十六进制或十进制显示在屏幕上。这是最直接的调试手段。
模拟TA测试：TA TEST键（键码$68）可以模拟收到一个14B组，其内置的PI码是“C5B1”（对应Radio Clyde）。这是一个极好的功能测试键，可以在不依赖实际广播信号的情况下，完整测试TA切换逻辑链。
理解内存布局：代码开头的SECTION伪指令和链接器批处理文件（RLE.BAT）注释，清晰地说明了.RAM1,.RAM2,.ROM1等各段在内存中的地址。在调试时，结合符号表（Symbol Table），可以准确地观察和修改特定变量。
关注电源管理：代码中多处涉及静音（PORTAbit 4）和待机（PORTDbit 5）控制。调试音频相关问题时，务必确认这些信号的电平变化是否符合预期。待机模式下，大部分功能被禁用，这是正常设计。

这个基于MC68HC11的RDS收音机项目，堪称嵌入式系统设计的教科书式案例。它在一个资源有限的平台上，通过精心的硬件选型和极致的软件优化，实现了复杂的功能。即使以今天的眼光看，其模块化设计、状态机管理、中断与主循环的协作、以及针对硬件特性的各种“骚操作”（如软件SPI、忙等待延时、差异更新显示），仍然充满了智慧，值得每一位嵌入式开发者细细品味和实践。

查看全文

http://www.jsqmd.com/news/1055175/