DSP56303 SCI串口通信：从寄存器配置到多处理器网络实战

1. 项目概述

串行通信接口（SCI）是嵌入式开发中绕不开的基础模块，尤其是在DSP这类对实时性和可靠性要求极高的应用场景里。我接触过不少基于Freescale（现NXP）DSP56303的项目，从工业变频器到专业音频处理器，SCI都扮演着核心的调试与数据交换角色。很多工程师初次接触DSP56303的SCI时，面对厚厚的手册和一堆寄存器位，常常感到无从下手，配置出来的通信要么不稳定，要么干脆不通。这篇文章，我就结合自己踩过的坑和项目经验，把DSP56303的SCI从初始化到编程模型，掰开揉碎了讲清楚。无论你是刚接触这款DSP的新手，还是想深入理解其串口工作机制的老手，都能在这里找到可直接“抄作业”的配置步骤和避坑指南。我们将聚焦于如何让这个SCI模块稳定、可靠地跑起来，并理解其背后每一个配置位的意义。

2. SCI核心架构与工作模式解析

在动手写代码之前，我们必须先理解DSP56303的SCI模块到底能做什么，以及它是如何工作的。这就像开车前得先知道油门、刹车和方向盘在哪一样。

2.1 同步与异步模式：本质区别与应用场景

DSP56303的SCI支持两种根本不同的通信模式：同步和异步。选择哪种模式，直接决定了你的硬件连接方式和软件配置逻辑。

异步模式是我们最熟悉的，比如经典的RS-232。其核心特点是收发双方没有共享的时钟线。数据帧的识别完全依靠预先约定好的波特率（Baud Rate）和帧格式（起始位、数据位、停止位）。发送方在约定的时间点发出一个起始位（低电平），接收方则用自己的时钟去采样这条数据线，试图在正确的位置“抓住”数据位。因为双方时钟独立，存在微小误差，所以异步通信的帧不能太长（通常8-10位数据），且需要起始位和停止位来框定一帧数据的边界。DSP56303的异步模式支持5种格式（模式2，4，5，6及保留模式），涵盖了有无校验、多处理器寻址等需求。

注意：异步通信的稳定性极度依赖波特率精度。即使DSP的主频很高，如果波特率分频系数计算有误，导致实际波特率与目标值偏差超过2-3%，在长数据流传输中就极易出现帧错误（Framing Error）。我曾在早期项目中使用整数除法计算分频值，忽略了取整误差，导致长时间运行后偶发通信失败，排查了很久。

同步模式（模式0）则更像SPI。它需要一条额外的时钟线（SCLK），由主机（Master）产生，从机（Slave）根据这个时钟边沿来采样数据。因此，同步模式不需要起始位和停止位，数据是连续、成帧的比特流，传输效率更高。DSP56303的同步模式本质上是一个8位移位寄存器，特别适合连接串行ADC、DAC或进行IO扩展。

模式选择实操：这个选择是通过配置SCI控制寄存器（SCR）的最低三位WDS[2:0]完成的。例如，WDS=010（二进制）选择10位异步模式（1起始+8数据+1停止）。这个选择必须在初始化阶段完成，且模式切换通常需要复位SCI模块。

2.2 全双工与硬件流控：理解数据通路

DSP56303的SCI是一个全双工接口，意味着它拥有完全独立的发送器（Transmitter）和接收器（Receiver），可以同时进行收发操作。这通过两条物理信号线实现：TXD（发送数据）和RXD（接收数据）。

手册中提到了“Wired-OR Mode Select (WOMS)”位。当WOMS置1时，TXD引脚被配置为开漏（Open-Drain）输出。这是什么意思？想象一下多个设备的TXD线直接连在一起（即“线或”），任何设备都可以拉低这条线，但需要靠一个外部的上拉电阻将其拉高。这种配置常用于多处理器（Multidrop）网络，避免多个推挽输出直接竞争造成硬件损坏。如果你的应用是点对点连接，通常将WOMS清零，使用内部上拉即可。

关于硬件流控（RTS/CTS），DSP56303的SCI模块本身不直接支持。这意味着你需要用GPIO引脚来模拟流控信号，或者在应用层设计软件流控协议（如XON/XOFF）来防止数据丢失。在高速或大数据量传输时，这一点需要提前规划。

2.3 中断与DMA：数据搬运的两种策略

SCI的数据交互可以通过两种方式告知CPU：查询（Polling）和中断（Interrupt）。

查询方式简单粗暴：CPU不停地轮询状态寄存器（SSR）中的TDRE（发送数据寄存器空）和RDRF（接收数据寄存器满）标志位。这种方式代码简单，但CPU利用率极低，大部分时间都在空转。只适用于极低数据率或对实时性要求不高的简单任务。

中断方式是更高效的选择。DSP56303的SCI可以产生多达5种中断，优先级从高到低依次为：接收异常中断、接收数据中断、发送数据中断、空闲线中断和定时器中断。你可以通过设置SCR中的相应使能位（如RIE、TIE）来开启它们。当中断发生时，CPU跳转到中断服务程序（ISR）进行数据处理，处理完毕后返回。这种方式解放了CPU，但要求开发者有良好的中断程序编写功底，确保ISR执行时间尽可能短，避免丢失数据或影响其他高优先级任务。

对于大批量、连续的数据传输，最理想的方案是启用DMA。DSP56303的DMA控制器可以配置为服务SCI的发送或接收请求。当发送数据寄存器空（TDRE）或接收数据寄存器满（RDRF）时，会触发DMA请求，由DMA控制器自动在内存和SCI数据寄存器之间搬运数据，完全不需要CPU介入。这在处理音频流、通信报文等场景下能极大提升系统整体性能。初始化时，如果计划使用DMA，就需要在SCI和DMA控制器两边都进行正确配置。

3. 寄存器详解与配置心法

寄存器是操控SCI的“遥控器”。DSP56303的SCI编程模型主要围绕三类寄存器：控制寄存器（SCR， SCCR）、状态寄存器（SSR）和数据寄存器（SRX， STX）。不理解每一位的作用，配置就是盲人摸象。

3.1 SCI控制寄存器（SCR）：功能开关总览

SCR是一个24位的读/写寄存器，复位后全为0。它控制了SCI绝大部分的工作模式和功能开关。我们可以把它分成几个功能组来理解：

1. 中断使能组（Bits 16, 13, 12, 11, 10）： *REIE (Bit 16)：接收异常中断使能。当接收发生帧错误（FE）、奇偶校验错误（PE）或溢出错误（OR）时，若此位置1，则触发高优先级中断。用于快速响应通信错误。 *TMIE (Bit 13)：定时器中断使能。将SCI波特率发生器当作一个通用定时器使用。 *TIE (Bit 12)：发送中断使能。当发送数据寄存器空（TDRE=1）时触发中断。 *RIE (Bit 11)：接收中断使能。当接收数据寄存器满（RDRF=1）时触发中断。 *ILIE (Bit 10)：空闲线中断使能。当检测到接收线空闲（IDLE=1）时触发中断。

2. 收发使能组（Bits 9, 8）： *TE (Bit 9)：发送器使能。置1开启发送功能。关键点：置位TE会先发送一个10或11位的“前导码”（全1），让通信线进入空闲状态，然后再发送有效数据。这确保了消息间的隔离。 *RE (Bit 8)：接收器使能。置1开启接收功能。

3. 多处理器与唤醒控制组（Bits 6, 5）： *RWU (Bit 6)：接收器唤醒使能。置1时，接收器进入“睡眠”状态，忽略线上数据，直到被特定条件唤醒。用于多处理器网络，让从机只在被寻址时才响应。 *WAKE (Bit 5)：唤醒模式选择。与RWU配合使用。0=空闲线唤醒，1=地址位唤醒。

4. 帧控制组（Bits 4, 3, 2-0）： *SBK (Bit 4)：发送中止符。置1后，发送器会发送一个全0的帧（包括起始位和停止位），用于表示通信中断或错误。常用于协议中表示帧开始或结束。 *SSFTD (Bit 3)：数据移位方向。0=先发送/接收最低有效位（LSB First），1=先发送/接收最高有效位（MSB First）。必须与通信对端的设备保持一致，否则收到的数据将是反的。 *WDS[2:0] (Bits 2-0)：字格式选择。这三位直接决定了我们之前讨论的工作模式。例如，010对应10位异步，100对应11位偶校验异步。

5. 其他控制位（Bits 15, 14, 7）： *SCKP (Bit 15)：时钟极性。影响同步模式下的时钟有效边沿和异步模式下的采样点。 *STIR (Bit 14)：定时器中断速率。控制波特率定时器是否经过一个32分频器，用于精细调整定时中断周期。 *WOMS (Bit 7)：线或模式选择，前文已述。

3.2 SCI时钟控制寄存器（SCCR）：波特率的命脉

如果说SCR决定了SCI“怎么工作”，那么SCCR就决定了它“工作得多快”。波特率的精确配置全靠这个寄存器。

波特率计算公式是理解SCCR的钥匙。当使用内部时钟时，波特率由以下公式决定：波特率 = Fcore / [64 * (SCP + 1) * (CD + 1)]其中：

• Fcore：DSP的核心时钟频率。
• SCP：SCCR的第13位，时钟预分频选择（0=除1， 1=除8）。
• CD：SCCR的11-0位（CD[11:0]），时钟分频系数，取值范围1-4096（0值视为1）。

举个例子：假设DSP核心频率Fcore = 100MHz，目标波特率bps = 115200，我们选择SCP=0（预分频为1）。代入公式：115200 = 100,000,000 / [64 * 1 * (CD + 1)]计算得CD + 1 ≈ 13.56。CD必须是整数，所以我们取CD = 13。 此时实际波特率 =100,000,000 / (64 * 1 * 14) ≈ 111607 Hz，误差约为(111607-115200)/115200 ≈ -3.1%。这个误差对于异步通信来说已经处于临界值，长距离或高速时可能不稳定。

为了降低误差，我们可以尝试SCP=1（预分频为8）：115200 = 100,000,000 / [64 * 8 * (CD + 1)]计算得CD + 1 ≈ 1.695，取CD = 1。 实际波特率 =100,000,000 / (64 * 8 * 2) = 97656 Hz，误差高达-15.2%，完全不可用。

可见，核心时钟频率与目标波特率的匹配度至关重要。有时为了获得精确的波特率，甚至需要调整DSP的PLL来微调核心频率。在实际项目中，我通常会写一个小脚本，遍历SCP和CD的所有可能组合，计算误差，自动选出误差最小的配置方案。

SCCR其他关键位：

• TCM/RCM (Bits 15, 14)：分别选择发送和接收时钟源。0=内部时钟，1=外部时钟（来自SCLK引脚）。同步模式要求TCM和RCM必须相同。
• COD (Bit 12)：时钟输出分频。当SCLK配置为输出时（TCM=RCM=0），此位决定SCLK引脚输出的是1倍波特率时钟（COD=0）还是16倍波特率时钟（COD=1）。后者可用于为外部设备提供时钟基准。

3.3 SCI状态寄存器（SSR）与数据寄存器：通信状态的窗口

SSR是一个只读寄存器，是代码监控SCI实时状态的唯一窗口。几个关键标志位必须烂熟于心：

• TDRE (Bit 1)：发送数据寄存器空。这是“可以发送下一个字节”的信号。当它置1时，才能向STX写入新数据，否则会覆盖尚未送出的数据。
• RDRF (Bit 2)：接收数据寄存器满。这是“有数据可读”的信号。当它置1时，必须尽快从SRX读取数据，否则新数据到来会导致溢出错误（OR）。
• FE, PE, OR (Bits 6,5,4)：错误标志。分别是帧错误、奇偶校验错误、溢出错误。任何错误都会置位相应的标志，如果REIE使能，还会触发高优先级中断。
• IDLE (Bit 3)：空闲线标志。检测到连续10/11个1（停止位电平）时置位。在多处理器通信中非常有用。
• TRNE (Bit 0)：发送器完全空。当发送移位寄存器和STX都为空时置位。这个标志在开始一个新的消息传输时特别有用，可以确保发送队列完全清空后再填入新的起始数据。

数据寄存器SRX（读）和STX（写）是数据进出的门户。操作它们有严格的顺序要求，特别是在清除错误标志时。手册明确指出：读取SSR后紧接着读取SRX，可以清除RDRF、FE、PE、OR标志。这是一个经典的“读状态-读数据”清除序列，必须在中断服务程序中严格遵守。

4. 初始化流程实战与代码剖析

理论说再多，不如一行代码。下面我们以一个最常用的场景为例：配置SCI为115200波特率、8位数据、1位停止、无校验的异步模式（模式2），使用中断接收、查询发送。

4.1 初始化步骤分解

手册给出的初始化流程是一个通用框架，我们需要将其具体化。以下是经过实践验证的可靠步骤：

步骤1：确保SCI处于复位状态这是安全的第一步，确保所有寄存器处于已知状态。最可靠的方法是向端口控制与路由扩展（PCRE）寄存器中对应SCI的位写0。当然，硬件复位也会达到同样效果。

; 假设SCI模块在PCRE中的控制位是第5位（具体需查手册内存映射） move #$0, x0 move x0, x:$FFFFC9 ; 写入PCRE寄存器，复位SCI

步骤2：配置控制寄存器（SCR和SCCR），但先不使能收发器这是配置的核心阶段。我们需要计算SCCR的值，并组合SCR的配置。

• 计算SCCR值：沿用前面的例子，Fcore=100MHz,bps=115200，我们选择误差相对较小的SCP=0, CD=13。同时，我们使用内部时钟，且SCLK不作为输出。那么：
  • CD[11:0] = 13 = $000D
  • SCP = 0
  • COD = 0 (SCLK非输出，此位无关)
  • TCM = 0, RCM = 0 (内部时钟)
  • 高8位保留，写0
  • 因此，SCCR = $0000 0D00(24位格式)
• 组合SCR值：我们的目标是模式2（WDS=010），LSB先发送（SSFTD=0），不使用线或（WOMS=0），不使用唤醒（RWU=0, WAKE=0），不发送中止（SBK=0），使能接收中断（RIE=1），先不使能发送中断（TIE=0）和收发器（TE=0, RE=0）。时钟极性默认（SCKP=0）。定时器中断不用（TMIE=0, STIR=0）。接收异常中断先关闭（REIE=0），空闲线中断关闭（ILIE=0）。
  • 计算后，SCR = $0000 0800(RIE位在第11位，值为1<<11=0x0800)。

步骤3：使能SCI信号引脚通过PCRE寄存器，将DSP的特定引脚功能配置为SCI的TXD和RXD，而不是通用GPIO。

; 假设TXD对应引脚配置位为1，RXD对应位为2 move #$0006, x0 ; 设置第1和第2位为1 move x0, x:$FFFFC9 ; 写入PCRE，使能SCI引脚功能

步骤4：最后使能中断和收发器这是一个重要的经验：先配置所有寄存器，最后再打开中断和收发功能的开关。这样可以避免在配置过程中产生意外的中断或数据收发。

1. 全局中断使能（通过状态寄存器SR的I位）。
2. 使能SCI收发器：将SCR的TE和RE位置1。注意，置位TE会触发一个空闲前导码的发送。

; 1. 全局中断使能（假设使用Level 1中断） andi #$FC, SR ; 清除中断掩码位I1,I0，开放所有中断 ; 或使用 ori #$03, SR 设置特定中断级别 ; 2. 使能收发器 move #$00000B00, x0 ; 在原有SCR值($0800)基础上，设置TE(Bit9)和RE(Bit8) move x0, x:$FFFFC4 ; 写入SCR寄存器，假设SCR地址为$FFFFC4

现在，SCI已经初始化完成，接收器开始监听RXD线，发送器处于空闲（高电平）状态。

4.2 发送与接收操作示例

查询方式发送一个字节：

TX_BYTE: movep #$41, x:$FFFFC6 ; 将字符'A'的ASCII码写入STX寄存器（假设地址为$FFFFC6） WAIT_TDRE: movep x:$FFFFC5, x0 ; 读取SSR状态寄存器（假设地址为$FFFFC5） jclr #1, x0, WAIT_TDRE ; 测试TDRE位（Bit1），如果为0（忙），则循环等待 ; TDRE为1，发送完成，可以发送下一个字节

中断方式接收（中断服务程序示例）：

SCI_RX_ISR: ; 1. 保护现场（编译器或手动处理） ; 2. 读取状态寄存器，判断中断源 movep x:$FFFFC5, x0 ; 读取SSR jclr #2, x0, CHECK_ERROR ; 如果RDRF不为1，跳去检查是否是错误中断 ; 3. 是正常接收中断 movep x:$FFFFC7, a ; 读取SRX数据寄存器（假设地址为$FFFFC7）到累加器a ; ... 处理数据，例如存入环形缓冲区 ... ; 4. 清除中断标志（读SSR后读SRX已完成） rti ; 中断返回 CHECK_ERROR: jclr #4, x0, OTHER_INT ; 检查OR位 ; 处理溢出错误... movep x:$FFFFC7, a ; 必须读SRX来清除OR标志 ; ... 错误处理逻辑 ... OTHER_INT: ; 检查其他中断源（IDLE等）... rti

实操心得：在中断服务程序中，最先读取SSR至关重要。因为读取SRX的操作会清除RDRF等标志位。如果你先读了数据，再根据一个已经被清除的标志位做判断，逻辑就会出错。另外，对于错误中断（REIE），一定要按照“读SSR -> 读SRX”的顺序来清除错误标志，否则该中断会持续触发。

5. 高级应用与疑难杂症排查

掌握了基础配置后，我们来看看一些更复杂的应用场景和那些让人头疼的常见问题。

5.1 多处理器通信（Multidrop Network）配置

DSP56303的SCI模式6专门为多处理器通信设计。在这种模式下，数据帧的第9位（当SSFTD=0时是D7，当SSFTD=1时是D0）被用作“地址/数据标识位”。1表示该帧是地址帧，0表示是数据帧。

配置要点：

1. 设置WDS=110选择模式6。
2. 所有从机初始化时，设置WAKE=1（地址位唤醒），并置位RWU=1进入睡眠。
3. 主机发送一个地址帧（第9位置1），其中数据字节包含目标从机的地址。
4. 所有从机都会因为地址帧而被唤醒（RWU被硬件清零），并进入中断读取该地址。
5. 地址匹配的从机清除RWU，准备接收后续的数据帧（第9位为0）。地址不匹配的从机立即重新置位RWU，继续忽略线上的数据流。
6. 主机发送完所有数据帧后，可以发送一个新的地址帧来选择另一个从机。

这个过程需要主机和从机软件协议紧密配合。关键点在于从机在地址匹配判断后，要迅速决定是保持唤醒还是再次休眠，这个决策必须在下一个数据帧到来之前完成。

5.2 利用SCI进行引导加载（Bootstrap Loader）

手册中提到了Boot Mode $2或$A可以通过SCI加载程序。这是一个非常实用的功能，尤其在没有仿真器或需要现场升级的场合。

引导流程精要：

1. DSP复位后，检测特定模式引脚（MODA, MODB, MODC, MODD）的电平，进入SCI引导模式。
2. 片内固化的引导程序（Boot ROM）会自动初始化SCI。手册示例中配置为：异步模式、8位数据、1停止位、无校验、外部时钟（SCLK输入，16倍于目标波特率）。这意味着你需要一个外部设备（如PC串口适配器）提供精确的16倍时钟。
3. 引导程序等待接收两个3字节的数据：程序长度和程序起始地址（都是小端格式，先传最低字节）。每接收一个字节，DSP会回显（Echo）该字节。这是一个简单的握手协议，发送端可以通过比对回显字节来确保连接可靠。
4. 接着，DSP按字节接收程序代码，并写入指定的程序内存（Program RAM）。
5. 加载完成后，引导程序设置操作模式，清除条件码寄存器（CCR），然后跳转到加载的起始地址开始执行。

实操陷阱：这个引导模式对时序要求极其严格。外部提供的SCLK时钟必须非常稳定。我曾遇到因时钟毛刺导致加载到一半失败的情况。解决办法是使用有源晶振或高稳定度的信号发生器来提供SCLK，并确保信号质量（过冲、振铃要小）。另外，回显机制是调试的好帮手，如果PC端收不到回显，说明最基本的字节传输都没建立，应检查硬件连接和波特率。

5.3 常见问题排查速查表

以下是我在项目中总结的SCI问题排查清单，基本能覆盖90%的故障：

5.4 同步模式下的特殊考量

同步模式（模式0）虽然用得少，但在某些高速、点对点数据流传输中很有优势。它有两个需要特别注意的地方：

SCLK脉冲问题：手册警告，当SCI配置为同步模式、内部时钟、且所有SCI引脚同时使能时，SCLK引脚上会产生一个额外的、长度为1个DSP时钟周期的脉冲。这个毛刺可能会干扰连接到SCLK上的其他同步设备。解决方案有两种：要么先使能除SCLK外的其他SCI引脚，然后在下一指令再使能SCLK；要么避免在同步模式下同时使能所有引脚，可以考虑使用外部时钟源（TCM/RCM=1）。

时钟极性（SCKP）：在同步模式下，SCKP决定了数据在时钟的哪个边沿采样和变化。SCKP=0（正极性）意味着时钟平时为高，在数据有效期间发生负跳变。数据通常在时钟的上升沿保持稳定，在下降沿变化。必须与从设备（如串行ADC）的时序要求严格匹配。配置错误会导致采样到错误的数据。

最后，关于使用SCI波特率发生器作为系统定时器（TMIE）的功能，这是一个巧妙的资源复用。当你不使用SCI通信，但又需要一个低精度、周期可调的定时中断时，可以配置SCCR产生所需频率，并开启TMIE。计算中断周期时，需注意公式中的分频链，并考虑STIR位是否旁路了32分频器。这个功能在资源紧张的系统中可以节省一个独立的定时器模块。