基于FPGA的 AXI-Lite CAN 通信 IP 核设计
AXI CAN 控制器软硬件协同设计
本文档基于 AXI-Lite 总线交互的 CAN 控制 IP 核心，结合川土微 CA-IS3062W 隔离收发器，系统阐述其物理层原理、波特率预算、仿真测试防护机制以及 FPGA 时序收敛优化方案。
目录
- 物理层集成原理与波特率预算
- 仿真测试平台的防护机制
- FPGA 时序优化核心方案
- Vivado 实战命令速查
本文档基于 AXI-Lite 总线交互的 CAN 控制 IP 核心，结合川土微 CA-IS3062W 隔离收发器，系统阐述其物理层原理、波特率预算、仿真测试防护机制以及 FPGA 时序收敛优化方案。