AT21CSMK100单线EEPROM评估与开发：从硬件连接到协议实现

1. 项目概述：为什么需要关注AT21CSMK100？

如果你正在寻找一款体积小巧、接口简单、功耗极低的非易失性存储器解决方案，那么Microchip（原Atmel）的AT21CSMK100绝对值得你花时间研究。这是一款容量为1Kbit（128字节）的单线串行EEPROM，它最大的特点就是仅需一根数据线（加上电源和地）就能完成所有通信，这对于那些PCB空间极其紧张、MCU引脚资源捉襟见肘的嵌入式设备来说，简直是“救命稻草”。无论是可穿戴设备、智能传感器节点、医疗耗材，还是需要存储少量校准数据、序列号或配置参数的IoT模块，AT21CSMK100都能提供一个优雅的解决方案。

我最近在做一个超小型的环境监测标签项目，主控MCU的每一个GPIO都精打细算，传统的I2C或SPI EEPROM需要2-4根线，实在难以承受。AT21CSMK100的单线接口（1-Wire）完美解决了这个问题，让我只用一根线就实现了数据存储和读取。市面上常见的评估套件，通常包含了AT21CSMK100芯片、一个简单的适配板以及必要的连接器，它的核心价值在于帮你快速验证芯片功能、理解单线通信协议，并搭建起最初的开发环境，从而跳过硬件设计的初期摸索阶段，直接进入软件开发和系统集成。

2. 核心需求解析与方案选型考量

2.1 单线EEPROM解决了什么痛点？

在深入AT21CSMK100之前，我们得先搞清楚，在什么情况下你会需要它。传统的EEPROM，如基于I2C的24C系列，至少需要两根线（SDA和SCL）；SPI接口则需要四根线（CS， SCK， MOSI， MISO）。在高度集成化的设计中，每一根信号线都意味着PCB走线、过孔、连接器引脚和MCU端口的占用。

AT21CSMK100的单线协议将数据通信和（在某些模式下）电源供应都集成在了一根线上。这带来了几个直接优势：

1. 极致简化布线：对于空间受限的柔性电路板（FPC）或超小型模块，减少一根线就能显著降低布局难度和成本。
2. 节省MCU资源：释放了宝贵的GPIO，可以用于连接更多传感器或实现其他功能。
3. 便于总线扩展：单线协议支持总线挂载多个设备（通过唯一的64位ROM ID识别），理论上可以用一根线管理多个存储芯片或传感器。
4. 低功耗特性：单线通信本身功耗较低，且芯片支持待机模式，非常适合电池供电设备。

那么，它的局限性是什么？主要是速度和容量。单线通信速率通常低于标准I2C或SPI，且1Kbit的容量决定了它只能用于存储非常关键的小数据块，比如设备ID、校准系数、运行日志指针或用户设置。如果你的应用需要频繁读写数KB以上的数据，那它可能不是最佳选择。

2.2 评估套件 vs. 自主设计：如何选择？

当你决定使用AT21CSMK100后，第一个问题就是：是直接购买官方的评估套件，还是自己画板打样？

官方评估套件的价值在于“快速启动”。它通常是一个已经焊接好芯片、引出标准接口（如SWD调试口、单线接口测试点）的小板子。你拿到手，连上电脑和调试器，就能立刻开始写代码、测试通信，验证芯片的基本读写、保护功能是否正常。这对于评估芯片可行性、学习单线协议时序、以及进行早期软件原型开发至关重要。它能帮你规避掉硬件设计初期可能遇到的电源噪声、信号完整性等棘手问题，让你专注于协议和驱动开发。

而自主设计则是产品化的必经之路。评估板上的电路往往不是最优或最小化的。在产品中，你需要根据实际MCU型号、供电电压（AT21CSMK100支持1.7V至3.6V宽电压）、PCB层数和布局空间，重新设计原理图和PCB。例如，评估板上可能用了较大的去耦电容和上拉电阻，在产品板上你可能需要选用更小封装的器件，并仔细处理单线信号的上拉强度和走线长度，以确保通信可靠性。

我的建议是：如果你对这个芯片和单线协议完全不熟悉，或者项目时间非常紧张，先从评估套件入手。花一点小钱，买来几天的时间窗口和确定性，是非常划算的。在评估套件上把驱动调通、时序摸清后，再着手设计自己的硬件，成功率会高很多。

3. 硬件连接与开发环境搭建

3.1 评估套件硬件接口详解

以我手头的一款常见AT21CSMK100评估板为例。板子非常简洁，核心器件就是AT21CSMK100芯片，可能还有一个电平转换芯片（如果板子支持5V/3.3V兼容）。关键的接口引脚通常包括：

• VCC： 电源输入（1.7V - 3.6V）。评估板可能通过排针或Micro-USB口供电。
• GND： 地。
• DQ： 这就是那根唯一的“单线”数据线。它是双向、开漏输出的，因此外部必须接一个上拉电阻。评估板上通常会焊接一个4.7kΩ或5.1kΩ的电阻到VCC。这个电阻值很关键，太大会导致上升沿太慢，通信失败；太小则功耗增加，且可能无法可靠拉低电平。在评估板上这个值通常是经过验证的，但在自己设计时，需要根据总线电容和通信速度微调。
• TEST/GPIO： 有些评估板会引出这个引脚，可用于深度睡眠唤醒或作为通用输入口，在初期评估时可以先不接。
• 编程接口： 可能包含SWD（用于板载调试器）或UART转USB芯片，方便通过PC工具直接读写EEPROM。

连接时，你只需要将评估板的VCC、GND连接到你的开发板或电源，再将DQ线连接到MCU的任意一个GPIO口即可。记住，MCU端的这个GPIO也必须配置为开漏输出模式，并启用内部上拉或外部上拉。

3.2 软件开发环境准备

软件开发的核心是实现单线（1-Wire）通信协议。虽然AT21CSMK100使用的是Microchip专有的单线协议，但其时序与经典的Dallas 1-Wire协议类似，很多MCU的库或中间件都提供了参考。

1. 基础驱动编写（以STM32 HAL库为例）：你需要用GPIO模拟单线协议的时序。关键操作包括：复位脉冲、写一位（写0、写1）、读一位。下面是一个简化的时序概念代码框架：

// 假设 DQ_PIN 连接在 GPIOB Pin 5 #define DQ_PORT GPIOB #define DQ_PIN GPIO_PIN_5 // 将GPIO配置为开漏输出，并置高（释放总线） void DQ_SetOutput(void) { GPIO_InitTypeDef GPIO_InitStruct = {0}; GPIO_InitStruct.Pin = DQ_PIN; GPIO_InitStruct.Mode = GPIO_MODE_OUTPUT_OD; // 开漏输出 GPIO_InitStruct.Pull = GPIO_NOPULL; // 外部已上拉，内部不使能 GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_HIGH; HAL_GPIO_Init(DQ_PORT, &GPIO_InitStruct); HAL_GPIO_WritePin(DQ_PORT, DQ_PIN, GPIO_PIN_SET); } // 将GPIO配置为浮空输入（用于读取） void DQ_SetInput(void) { GPIO_InitTypeDef GPIO_InitStruct = {0}; GPIO_InitStruct.Pin = DQ_PIN; GPIO_InitStruct.Mode = GPIO_MODE_INPUT; GPIO_InitStruct.Pull = GPIO_NOPULL; HAL_GPIO_Init(DQ_PORT, &GPIO_InitStruct); } // 生成复位脉冲（>480us的低电平），并检测存在脉冲 uint8_t DQ_Reset(void) { uint8_t presence = 0; DQ_SetOutput(); HAL_GPIO_WritePin(DQ_PORT, DQ_PIN, GPIO_PIN_RESET); // 拉低DQ Delay_us(480); // 保持低电平至少480us DQ_SetInput(); // 释放总线，转为输入模式 Delay_us(70); // 等待15-60us后采样 if (!HAL_GPIO_ReadPin(DQ_PORT, DQ_PIN)) { presence = 1; // 检测到从机拉低总线，表示存在 } Delay_us(410); // 等待剩余的复位周期结束 return presence; // 返回1表示有设备响应 } // 写一位数据 void DQ_WriteBit(uint8_t bit) { DQ_SetOutput(); HAL_GPIO_WritePin(DQ_PORT, DQ_PIN, GPIO_PIN_RESET); if (bit) { Delay_us(5); // 写“1”时，低电平时间很短（1-15us） DQ_SetInput(); // 迅速释放总线，由上拉电阻拉高 } else { Delay_us(60); // 写“0”时，保持低电平60us DQ_SetInput(); } Delay_us(5); // 位周期之间的恢复时间 }

注意：上述延时（Delay_us）非常关键，必须根据你的MCU主频精确调整。AT21CSMK100的数据手册对时序有严格规定（如tRSTL,tRSTH,tLOW0,tLOW1等）。初期调试时，建议使用逻辑分析仪或示波器抓取DQ线上的波形，与数据手册的时序图逐一比对，这是排查通信问题最直接有效的方法。

2. 利用现有库或中间件：如果你使用的MCU平台有成熟的1-Wire库（如Arduino的OneWire库，或者STM32CubeMX中可能包含的中间件），可以大大简化开发。你需要做的是根据AT21CSMK100的命令集（如READ，WRITE，WREN写使能，WRDI写禁止等）在底层读写字节函数的基础上，封装出针对该芯片的读写函数。

4. 单线协议深度解析与命令操作

4.1 AT21CSMK100单线协议帧结构

理解了底层位读写后，我们需要看整个通信帧是如何组织的。与I2C先发地址不同，单线协议通常以“复位-存在检测”序列开始每一次通信会话。

一次完整的存储操作（如读取一个字节）遵循以下流程：

1. 复位与存在检测：主机拉低总线480us以上，然后释放。如果总线上有AT21CSMK100，它会在主机释放后的某个时间窗口内拉低总线约60-240us，以此回应“我在这里”。这是所有单线通信的起始握手信号。
2. 发送命令字节：主机依次发送8位命令。对于AT21CSMK100，常见的命令有：
   • 0x66：READ， 读存储器命令。
   • 0x99：WRITE， 写存储器命令（需要先使能写操作）。
   • 0x96：WREN， 写使能命令。这是一个非常重要的安全特性，芯片上电后默认是禁止写入的，必须发送此命令后才能进行写操作。
   • 0x91：WRDI， 写禁止命令。写入完成后发送，可以保护数据不被意外修改。
3. 发送地址字节：发送完命令后，主机需要发送一个8位的地址字节，指向要读写的存储单元（0x00 - 0x7F）。
4. 数据传输：
   • 对于READ命令：主机发送地址后，开始读取数据。芯片会从指定地址开始，持续输出数据，直到主机发出复位脉冲停止。通常一次读操作会连续读出多个字节。
   • 对于WRITE命令：主机发送地址后，紧接着发送要写入的一个或多个数据字节。AT21CSMK100支持页写入，一页为8字节。这意味着你可以连续写入最多8个字节（前提是起始地址是8的倍数），芯片会在内部自动处理页边界。

4.2 关键操作流程与代码实现

让我们以实现“写使能-写入一个字节-写禁止”和“读取一个字节”为例，看看如何组合底层函数。

// 假设我们已经实现了底层函数：DQ_Reset(), DQ_WriteByte(uint8_t), DQ_ReadByte() // 向指定地址写入一个字节 uint8_t EEPROM_WriteByte(uint8_t addr, uint8_t data) { if (!DQ_Reset()) return 0; // 通信失败 DQ_WriteByte(0x96); // 1. 发送WREN命令（写使能） // 注意：WREN命令后不需要发送地址 if (!DQ_Reset()) return 0; // 再次复位，开始新的操作 DQ_WriteByte(0x99); // 2. 发送WRITE命令 DQ_WriteByte(addr); // 3. 发送目标地址 DQ_WriteByte(data); // 4. 发送要写入的数据 // 写入操作需要时间，典型值tWR为5ms Delay_ms(10); // 等待写入完成，留足余量 if (!DQ_Reset()) return 0; DQ_WriteByte(0x91); // 5. 发送WRDI命令（写禁止，可选但推荐） return 1; // 写入成功 } // 从指定地址读取一个字节 uint8_t EEPROM_ReadByte(uint8_t addr) { uint8_t data = 0; if (!DQ_Reset()) return 0xFF; // 通信失败，返回错误值 DQ_WriteByte(0x66); // 1. 发送READ命令 DQ_WriteByte(addr); // 2. 发送目标地址 data = DQ_ReadByte(); // 3. 读取数据字节 // 读取完成后，主机可以发送复位脉冲来终止读取，或者继续读下一个地址（地址自动递增） DQ_Reset(); // 终止本次读取会话 return data; }

实操心得：WREN命令的有效期是直到下一次芯片失电或收到WRDI命令。但在实际编程中，我强烈建议将每一次写操作都封装为“WREN -> WRITE -> (等待) -> WRDI”的完整流程。这虽然增加了一两条命令的开销，但能从根本上避免因为程序跑飞或意外复位而导致数据被后续未知操作篡改的风险，是一种良好的防御性编程习惯。

5. 高级功能应用与数据保护策略

5.1 页写入操作与效率优化

AT21CSMK100的页写入功能是提升写入效率的关键。一页大小为8字节，且必须页对齐（即起始地址为0， 8， 16， ... 120）。页写入时，你可以连续发送最多8个数据字节，芯片会在收到停止条件（复位脉冲）后，将这8个字节一次性写入存储器。这比单字节写入快了近8倍，因为省去了7次tWR等待时间。

页写入流程示例（写入地址0x00开始的4个字节）：

uint8_t page_data[4] = {0xAA, 0xBB, 0xCC, 0xDD}; // 1. 发送WREN // 2. 发送WRITE命令 (0x99) // 3. 发送起始地址 (0x00) // 4. 连续发送 page_data[0], page_data[1], page_data[2], page_data[3] // 5. 发送复位脉冲，触发页写入 // 6. 等待 tWR (5ms) // 7. 发送WRDI

重要限制：如果你尝试跨页写入（例如从地址6开始写10个字节），芯片的行为是：前2个字节（地址6，7）会成功写入第一页，但当写到地址8（下一页的开始）时，如果主机继续发送数据，芯片可能会从当前页（第一页）的起始地址（地址0）开始覆盖写入，导致数据错乱。因此，软件上必须处理页边界，将跨页的写入操作拆分成多次页写入或单字节写入。

5.2 写保护与内存组织

AT21CSMK100提供了硬件和软件两种写保护机制，这对于存储关键参数（如设备序列号、校准常数）至关重要。

1. 软件写保护：如前所述，通过WREN/WRDI命令控制。这是最常用的保护方式。
2. 硬件写保护：芯片有一个WP引脚（在部分封装中与TEST引脚复用）。当WP引脚被拉低时，无论软件写使能状态如何，整个存储器阵列都将被保护，禁止写入。这个功能可以用于在最终产品中，通过硬件跳线或MCU的一个GPIO永久性地锁定数据。
3. 部分阵列保护：部分型号支持将存储器划分为受保护区和未保护区。这需要通过特定的命令序列来配置保护地址范围。一旦设置，受保护区域将无法通过常规命令修改，即使WREN有效。这通常用于存放固件引导程序或核心密钥。

在软件设计时，对于需要永久保存的数据（如出厂校准值），应在初始化流程中检查其有效性（例如通过预定义的魔数或CRC校验）。如果无效，则执行一次写入并随后立即发送WRDI，甚至拉低WP引脚（如果硬件支持）。对于需要频繁更新的数据（如运行计数器、用户设置），则保持写使能状态，但也要注意写入寿命（AT21CSMK100典型值为100万次擦写）。

6. 实战开发中的常见问题与深度排查

即使按照数据手册操作，在实际开发中你仍可能会遇到一些棘手的问题。下面是我在多个项目中总结出来的“坑”和解决方案。

6.1 通信不稳定，时而成功时而失败

这是最常见的问题，症状是读写操作随机性失败，复位存在检测有时通有时不通。

• 首要怀疑对象：时序。用逻辑分析仪抓取DQ线的波形。重点检查：

  • 复位低电平时间：是否大于480us？
  • 从机存在脉冲：主机释放总线后，是否能看到一个60-240us的低电平脉冲？如果没有，说明从机没响应。
  • 位时序：写0的低电平是否持续约60us？写1的低电平是否很短（<15us）？读时序中，主机拉低总线采样脉冲是否在1us后释放？
  • 位周期：每个位之间的间隔是否足够（>1us）？
  • 解决方案：根据逻辑分析仪的测量结果，精细调整代码中的Delay_us函数。确保你的延时函数在禁用中断或高优先级中断服务程序中被调用时，精度不受影响。

• 第二怀疑对象：上拉电阻。评估板上的4.7kΩ电阻是针对其特定板载电容优化的。当你用杜邦线将评估板的DQ脚连接到MCU开发板时，引入了额外的线缆电容（可能几十pF）。这会导致信号上升沿变缓，可能超出芯片的识别窗口。

  • 解决方案：尝试减小上拉电阻，例如换成2.2kΩ或1.5kΩ，以增强拉高能力。同时，尽量缩短连接线长度。

• 第三怀疑对象：电源噪声。单线通信对电源质量敏感。如果MCU和EEPROM共用电源，且MCU在通信时有大电流波动（如无线模块发射），可能干扰通信。

  • 解决方案：在AT21CSMK100的VCC和GND引脚就近放置一个0.1uF的陶瓷去耦电容。确保电源走线粗短。

6.2 写入成功但读取值不正确

写入后立刻读取，发现数据不对，或者全是0xFF/0x00。

• 未等待足够的写入时间tWR：这是最可能的原因。发送完写命令和数据后，必须等待芯片内部完成擦写操作。tWR最大值为5ms。如果你在5ms内就发起下一次复位或读操作，可能会打断内部写过程，导致数据损坏。

  • 解决方案：在写命令序列后，增加至少10ms的延时（留出余量）。更可靠的做法是，在写入后，发送读命令去读取同一个地址，通过比较写入和读出的值来确认写入完成，即实现一个Polling机制。

• 页写入越界：如前所述，跨页连续写入会导致数据覆盖错乱。

  • 解决方案：在写函数中增加页边界检查。如果写入长度和起始地址会导致跨页，则自动拆分成多次操作。

• 地址错误：确认你发送的地址字节在0x00-0x7F（十进制0-127）的有效范围内。发送超出范围的地址可能导致操作被忽略或产生未定义行为。

6.3 多设备挂在同一总线上无法识别

单线协议支持总线型拓扑，但需要处理更复杂的ROM ID识别和枚举过程。AT21CSMK100有一个64位的唯一ROM ID，但标准的评估套件和大多数应用都是单设备挂载。如果你尝试挂多个，需要实现搜索ROM算法（Search ROM），这比单设备情况复杂得多。

• 问题：发送复位脉冲后，多个设备同时回应存在脉冲，导致信号冲突。
• 解决方案：如果你确实需要多设备，必须实现搜索ROM算法来逐一获取每个设备的64位ID。这是一个递归的位冲突检测与解决过程。除非必要，否则建议一个GPIO口只接一个AT21CSMK100，以简化软件设计。

6.4 功耗高于预期

在电池供电设备中，即使微安级的漏电流也需要关注。

• 上拉电阻过小：如果使用1kΩ的上拉电阻，当总线被拉低时，会产生VCC/R = 3.3V/1kΩ = 3.3mA的电流，这在待机时是不可接受的。
  • 解决方案：在满足通信速率和总线电容的前提下，尽可能使用较大的上拉电阻，如10kΩ甚至47kΩ。在低速通信下（如100kbps以下），大电阻是可行的。
• 总线状态：确保在设备不通信时，主机GPIO和DQ线都处于高电平状态（被上拉电阻拉高）。如果主机GPIO意外输出低电平，会持续消耗电流。
• 芯片待机：AT21CSMK100本身待机电流极低（典型值<1uA）。主要功耗来自上拉电阻和总线漏电。

7. 从评估到量产：产品化设计要点

当你在评估套件上验证了所有功能后，准备设计自己的产品PCB，以下几点需要特别注意：

1. 电源去耦：在芯片的VCC和GND引脚之间，尽可能靠近引脚放置一个0.1uF的陶瓷电容。如果电源路径较长或噪声较大，可再并联一个1uF的钽电容。
2. 上拉电阻的选型与布局：上拉电阻应靠近主机MCU端放置，而不是靠近EEPROM。这是因为开漏信号的下拉由从机（EEPROM）完成，而上拉由主机端电阻完成。电阻值需要根据总线电容（PCB走线电容、连接器电容、负载电容）和所需通信速度计算。一个经验公式是：Rpu < (tR / Cbus)，其中tR是信号上升时间要求，Cbus是总线总电容。如果不确定，可以从4.7kΩ开始，用示波器观察上升沿，调整到波形清晰无过冲。
3. DQ走线：尽量短而直，避免与高频或大电流信号线平行走线，以减少干扰。如果无法避免，用地线进行隔离。
4. ESD保护：如果DQ线会连接到外部接口（如调试端口），考虑添加一个ESD保护二极管，防止静电损坏。
5. 测试点：在DQ线和VCC线上预留测试点，方便生产测试和后期调试。
6. 固件容错：产品固件中，对EEPROM的读写操作必须增加重试机制和完整性校验（如CRC）。例如，写操作后跟随一个读操作验证，如果失败则重试3次。重要的配置数据，可以采用“双备份”或“滚动更新”的策略，以防止某次写入失败或某个存储单元损坏导致系统无法启动。

从一块简单的评估套件到稳定可靠的产品，中间是对细节的不断打磨。AT21CSMK100以其极简的接口和可靠的性能，在小数据存储领域占据了一席之地。花时间吃透它的协议，处理好硬件上的细微之处，它就能在你的项目中稳定服役，默默守护那些关键的数据。