当前位置：首页 > news >正文

P89LPC9301/931A1 I2C与SPI通信协议实战：从寄存器操作到代码避坑

news 2026/6/25 17:24:01

1. 项目概述

在嵌入式系统开发中，如何让微控制器（MCU）与周边的传感器、存储器、显示屏等外设高效、可靠地“对话”，是每个工程师必须掌握的核心技能。I2C和SPI，作为两种最经典、应用最广泛的串行通信协议，正是这场“对话”的通用语言。它们不像并行总线那样需要占用大量宝贵的I/O引脚，仅凭寥寥数根线就能构建起复杂的数据交换网络，极大地简化了硬件设计和布线复杂度。今天，我们就以恩智浦（NXP）经典的P89LPC9301/931A1系列微控制器为蓝本，深入拆解这两种协议的内在机理与实战应用。这份手册节选虽然提供了详尽的寄存器描述和状态机表格，但对于初次接触或希望深入理解的开发者来说，如何将这些冰冷的寄存器位和状态码转化为流畅、稳定的通信代码，中间仍有许多“坑”需要跨越。我将结合自己多年在8位MCU上“摸爬滚打”的经验，带你从原理到寄存器操作，再到代码实现和避坑指南，彻底吃透I2C和SPI。

2. I2C总线协议深度解析与P89LPC9301/931A1实现

I2C，全称Inter-Integrated Circuit，是一种由飞利浦公司（后归属NXP）开发的双线制、多主多从、半双工的同步串行总线。它的优雅之处在于其极简的物理连接（仅需SDA数据线和SCL时钟线）和强大的软件协议，通过唯一的7位或10位从机地址，可以在一条总线上挂载多达112个设备（7位地址时）。

2.1 I2C通信基础与信号时序

在深入P89LPC9301的硬件模块之前，我们必须先理解I2C总线上的几个基本信号，这是所有软件和硬件操作的基石。

起始（S）与停止（P）条件：这是总线仲裁和数据帧的边界。当SCL线为高电平时，SDA线从高到低的跳变定义为起始条件；当SCL线为高电平时，SDA线从低到高的跳变定义为停止条件。总线在起始条件之后被视为“忙”，在停止条件之后被视为“空闲”。一个常见的误区是认为起始和停止信号是由时钟边沿触发的，实际上它们是在时钟线为高时，由数据线的电平变化定义，这是一种电平敏感型定义，确保了信号的稳定性。

数据有效性：在SCL线为高电平期间，SDA线上的数据必须保持稳定。数据线只能在SCL线为低电平期间才能改变状态。如果你用示波器抓取波形，发现数据在时钟高电平期间有毛刺或变化，那通信几乎必定失败。这是硬件设计和软件驱动中需要严格保证的。

应答（ACK）与非应答（NACK）：每个字节（8位数据）传输后，接收方必须发送一个应答位。应答时钟脉冲由主机产生。在应答时钟脉冲的高电平期间，接收方需将SDA线拉低，表示一个应答（ACK）；若SDA线保持高电平，则表示非应答（NACK）。非应答通常用于向发送方表明：1）接收器无法接收更多数据；2）本次传输的最后一个字节已被接收；3）从机地址未被识别。

2.2 P89LPC9301/931A1的I2C硬件模块架构

P89LPC9301/931A1内部集成了一个完整的I2C硬件模块，它极大地减轻了CPU的负担。从手册中的框图我们可以看到，其核心由几个关键部分组成：

数据移位寄存器（I2DAT）：这是一个8位的读写寄存器。当你要发送一个字节（无论是地址还是数据）时，就写入I2DAT；当接收一个字节时，就从I2DAT读取。硬件会自动完成串行化和反串行化。
地址寄存器（I2ADR）：当MCU作为从机时，你需要将自己的7位从机地址写入这个寄存器（写入时需左移一位，最低位无效）。硬件比较器会持续监听总线，当检测到与自身地址匹配的地址帧时，便会产生中断。
控制寄存器（I2CON）：这是I2C模块的“大脑”。它包含了使能位（I2EN）、起始位（STA）、停止位（STO）、中断标志位（SI）和应答控制位（AA）。通过设置这些位，你可以命令硬件发起起始条件、停止条件，或控制是否在接收到字节后发送应答。
状态寄存器（I2STAT）：这是一个只读寄存器，存放着当前I2C硬件状态机的状态码。手册中那些密密麻麻的表格（如Master Transmitter mode, Slave Receiver mode等），其核心就是描述了在不同状态码下，软件应该如何操作I2CON和I2DAT，以及硬件接下来会做什么。正确解读状态码是编写健壮I2C驱动的关键。
时钟控制寄存器（I2SCLH, I2SCLL）：这两个寄存器共同决定了I2C总线的时钟频率（SCL）。I2C频率 = 系统时钟频率 / (I2SCLH + I2SCLL)。通常将两者设置为相同的值，以产生50%占空比的时钟。例如，在12MHz系统时钟下，若想得到约100kHz的标准模式频率，可将I2SCLH和I2SCLL均设置为60（计算：12,000,000 / (60+60) = 100,000 Hz）。

2.3 核心工作模式与状态机实战

手册表格详细列出了四种主要模式的状态迁移，我们以最常用的**主发送模式（Master Transmitter）和从接收模式（Slave Receiver）**为例，看看如何将这些状态码转化为代码逻辑。

主发送模式流程解析：假设我们要作为主机，向一个地址为0x50的EEPROM写入数据。

首先，初始化I2C模块，设置好时钟频率，并使能I2C（设置I2CON的I2EN位）。
设置STA位为1，发起起始条件。硬件完成后，状态寄存器I2STAT会变为0x08（START condition transmitted）。
根据状态码0x08查表，软件需要“Load SLA+W”，即向I2DAT写入从机地址和写方向位（0x50 << 1 | 0 = 0xA0）。然后清除SI中断标志位（向I2CON的SI位写1）。
硬件自动发送地址帧并等待应答。如果从机应答，状态变为0x18（SLA+W transmitted, ACK received）。此时，软件需要向I2DAT写入第一个数据字节，并清除SI位。
数据发送成功且收到应答后，状态变为0x28。此时你有多个选择：继续发送数据（写I2DAT，清SI）、发送重复起始条件（置位STA，清SI）以切换读写方向、或发送停止条件（置位STO，清SI）结束传输。
如果从机无应答（NACK），状态会变为0x20或0x30，这通常意味着从机忙或地址错误，软件需要根据情况决定重试或终止。

从接收模式流程解析：假设我们的MCU作为从机，地址设为0x42，等待主机发送数据。

初始化I2C模块，将自己的地址0x42左移一位后写入I2ADR（即写入0x84），并使能I2C和从机应答（设置I2CON的AA位为1）。
当主机发送起始条件并寻址0x42（写方向）时，硬件检测到地址匹配，会产生中断，状态码变为0x60（Own SLA+W received, ACK returned）。
在中断服务程序中，根据状态码0x60，软件需要准备好接收数据。通常此时不需要操作I2DAT，只需根据是否希望继续接收来设置AA位（1表示继续接收并应答，0表示下一字节后发送NACK），然后清除SI位。
当数据字节到来并被接收后，状态变为0x80。此时软件必须从I2DAT寄存器读取收到的数据，然后同样通过设置AA位来决定对下一个字节的应答策略，最后清除SI位。
如果主机发送停止条件，状态会变为0xA0。此时软件应知道传输结束，可以进行数据处理，并重新使能AA位以准备下一次通信。

注意：状态码处理的“黄金法则”。手册表格中“Application software response”一列是软件必须执行的操作，而“Next action taken by I2C hardware”是硬件在你操作后的自动行为。务必在操作完I2DAT和I2CON后，最后清除SI中断标志位。清除SI位这个动作，就像是告诉状态机：“我处理完了，请进入下一个状态”。如果顺序错了，状态机可能会卡死。

2.4 I2C应用中的关键陷阱与对策

总线仲裁丢失：当多主机同时发起传输时，会进行仲裁。仲裁失败的设备会切换到从机模式，并可能检测到自己的地址。状态码0x38就表示仲裁丢失。此时，软件不应慌张，通常的处理是释放总线（不操作I2DAT），并可根据需要重新尝试发起起始条件（置位STA）。你的代码必须能妥善处理这种状态，而不是将其视为错误。
时钟拉伸（Clock Stretching）：从机可以通过在应答周期或数据位期间将SCL线拉低，来暂停总线，为自己争取处理时间。P89LPC9301作为从机时支持时钟拉伸。作为主机，你的代码必须能容忍SCL线被从机拉低的情况，即实现“时钟同步”。好在硬件模块本身处理了这部分，但软件上需要确保超时机制，防止某个从机一直拉低SCL导致总线死锁。
上拉电阻的选择：I2C总线是开漏输出，必须依赖外部上拉电阻才能输出高电平。电阻值的选择是个平衡艺术。阻值太小（如1kΩ），电流大，功耗高，上升沿陡峭；阻值太大（如10kΩ），上升沿缓慢，在高速模式下可能无法满足时序要求。对于100kHz的标准模式，通常在3.3V系统下使用4.7kΩ，在5V系统下使用2.2kΩ是一个不错的起点。总线电容（由布线、连接器、器件引脚电容构成）是另一个关键因素，电容越大，上升时间越长。公式R_{max} = (t_r) / (0.8473 * C_b)可以用来估算最大允许的上拉电阻，其中t_r是上升时间要求，C_b是总线总电容。
中断服务程序（ISR）的优化：I2C状态处理逻辑最适合放在中断服务程序中。但ISR必须尽可能短小精悍。通常的做法是：在ISR中根据I2STAT状态码，设置一个软件状态变量，或者将数据存入缓冲区，然后快速退出。主循环或其他任务根据这个软件状态变量进行后续处理（如组包、解析、存储）。绝对避免在I2C的ISR中进行复杂计算、延时或打印调试信息。

3. SPI总线协议深度解析与P89LPC9301/931A1实现

SPI，全称Serial Peripheral Interface，是一种全双工、同步、四线制的串行通信协议。与I2C的协议复杂性相比，SPI更像一个简单的移位寄存器链，其协议极其简单，因此可以达到很高的通信速率（P89LPC9301支持最高3 Mbps）。

3.1 SPI通信基础与信号定义

SPI通信围绕以下四根线展开：

MOSI (Master Out Slave In)：主机输出，从机输入。数据从主机流向从机。
MISO (Master In Slave Out)：主机输入，从机输出。数据从从机流向主机。
SCLK (Serial Clock)：串行时钟，由主机产生，用于同步数据位传输。
SS/CS (Slave Select / Chip Select)：从机选择，低电平有效。由主机控制，用于选择目标从机。

SPI的工作机制可以形象地理解为两个首尾相接的8位移位寄存器（主机和从机各一个）。当时钟信号SCLK跳动时，主机寄存器的一位被推到MOSI线上，同时从机寄存器的一位被推到MISO线上；在时钟的另一个边沿，双方同时采样输入线，将数据移入各自寄存器的另一端。经过8个时钟周期，两个寄存器的内容就完成了交换。

3.2 P89LPC9301/931A1的SPI硬件模块配置

SPI模块的配置主要通过三个特殊功能寄存器（SFR）完成：

SPI控制寄存器 (SPCTL - 0xE2)：

SPR1, SPR0：SPI时钟速率选择。决定主模式下的SCLK频率，由系统时钟分频得到（/4, /16, /64, /128）。
CPHA：时钟相位。决定数据采样的边沿。
CPOL：时钟极性。决定SCLK空闲时的电平状态。
MSTR：主/从模式选择。1为主机，0为从机。
DORD：数据顺序。1为LSB（最低位）先发送，0为MSB（最高位）先发送。
SPEN：SPI使能。1为使能，此时P2.2(MOSI), P2.3(MISO), P2.5(SCLK)被SPI模块占用。
SSIG：SS引脚忽略控制。这是一个非常关键且容易混淆的位。
- 如果SSIG = 1，则MSTR位直接决定设备是主机还是从机，SS引脚（P2.4）可用作普通I/O口。
- 如果SSIG = 0，则SS引脚的功能决定设备模式：即使MSTR=1（软件设置为主机），如果外部将SS引脚拉低，硬件会自动将MSTR清零，强制该设备变为从机。这用于多主机仲裁。

SPI状态寄存器 (SPSTAT - 0xE1)：

SPIF：传输完成标志。一次完整的8位数据传输结束后，此位由硬件置1。必须通过软件写1来清除。
WCOL：写冲突标志。当SPI数据寄存器（SPDAT）正在移位发送数据时（即前一次传输未完成），如果软件再次写入SPDAT，此位会被置1，且这次写入的数据会丢失。同样需要软件写1清除。

SPI数据寄存器 (SPDAT - 0xE3)：读写此寄存器会启动或参与SPI传输。在主机模式下，写入SPDAT立即启动一次发送（同时也会接收从机数据）。在从机模式下，写入SPDAT是准备要发送给主机的数据。

3.3 SPI时钟模式（CPOL与CPHA）详解

CPOL和CPHA的组合产生了SPI的四种模式，这是SPI通信中最容易出错的地方。手册中的图35-38完美地展示了这四种情况。

模式0 (CPOL=0, CPHA=0)：时钟空闲时为低电平。数据在SCLK的上升沿被采样（捕获），在下降沿发生变化（输出）。这是最常用的模式。
模式1 (CPOL=0, CPHA=1)：时钟空闲时为低电平。数据在SCLK的下降沿被采样，在上升沿发生变化。
模式2 (CPOL=1, CPHA=0)：时钟空闲时为高电平。数据在SCLK的下降沿被采样，在上升沿发生变化。
模式3 (CPOL=1, CPHA=1)：时钟空闲时为高电平。数据在SCLK的上升沿被采样，在下降沿发生变化。

一个至关重要的实践要点：主从设备的CPOL和CPHA必须完全一致，否则通信必然失败。在读取传感器或存储器数据手册时，第一件事就是确认其支持的SPI模式。

关于SS引脚与CPHA的耦合关系：手册11.2节特别指出：当CPHA = 0时，SSIG必须为0（即使用SS引脚功能），并且SS引脚必须在每个字节传输之间被取消激活（拉高）再重新激活（拉低）。如果CPHA=0而SSIG=1，操作是未定义的。这是因为在模式0和模式2下，第一个数据位在第一个时钟边沿之前就需要准备好，SS的下落沿起到了“帧同步”的作用。而当CPHA = 1时，SS引脚可以在整个通信期间保持低电平（如果SSIG=0），这简化了单主单从系统的连接。

3.4 单主多从与多主配置实战

手册中的图32-34展示了三种典型连接方式，我们来分析其配置要点：

图32：单主单从（最常用）

主机：SSIG = 1,MSTR = 1。主机的SS引脚（P2.4）可用作普通I/O口，或者用来控制从机的SS。
从机：SSIG = 0,MSTR = 0。从机的SS引脚由主机的一个I/O口控制。
连接：主机的MOSI接从机的MOSI，MISO接MISO，SCLK接SCLK。主机用一个GPIO控制从机的SS。

图33：双设备（均可作主/从）这是一种对等网络，比如两个MCU需要相互通信。配置更为巧妙：

初始状态：两个设备都配置为SSIG = 0,MSTR = 1（试图作为主机），并且将各自的SS引脚（P2.4）配置为准双向口。
当设备A要发起通信时，它将自己的SS引脚配置为输出，并驱动为低电平。
设备B的SS引脚被拉低，由于其SSIG=0，硬件会自动将其MSTR位清零，强制设备B进入从机模式（参见手册11.4节“Mode change on SS”）。同时，设备B的SPIF标志会被置位，产生中断。
此时，设备A是主机，设备B是从机，通信开始。通信结束后，设备A释放SS线（置高），设备B检测到SS变高，可以重新设置MSTR=1，准备下次作为主机发起通信。这种机制实现了简单的硬件仲裁。

图34：单主多从

主机：SSIG = 1,MSTR = 1。主机使用多个GPIO口分别连接各个从机的SS引脚。
从机：每个从机都是SSIG = 0,MSTR = 0。
关键：同一时刻，主机只能将一个从机的SS拉低。MISO线需要特别注意，所有未被选中的从机其MISO必须处于高阻态，否则会总线冲突。P89LPC9301的硬件会自动处理：当从机的SS引脚为高时，其MISO引脚自动变为高阻态。

3.5 SPI数据交换的软件流程与避坑指南

主机模式发送/接收流程：

配置SPCTL：设置时钟分频、CPOL、CPHA、DORD，设置MSTR=1,SPEN=1。如果使用GPIO控制片选，则设置SSIG=1。
将目标从机的SS引脚拉低（如果SSIG=0且由硬件控制，则跳过此步）。
向SPDAT寄存器写入要发送的数据。写入操作会立即启动时钟生成和移位过程。
等待SPIF标志位变为1。不能通过简单循环查询SPIF，因为它是硬件置1，软件写1清除。正确做法是：while(!(SPSTAT & 0x80));等待标志置位，然后SPSTAT = 0x80;写1清除标志。
读取SPDAT寄存器，获得从机发送过来的数据。
重复步骤3-5进行后续字节传输。
传输完成后，将SS引脚拉高。

从机模式发送/接收流程：

配置SPCTL：设置CPOL、CPHA、DORD与主机一致，设置MSTR=0,SPEN=1。如果使用SS引脚，则设置SSIG=0。
预先将要发送给主机的数据写入SPDAT寄存器（可选，主机可能先发起读操作）。
等待SPIF标志位中断或查询。SPIF置1表示一次传输完成（可能是主机发来了数据，也可能是主机读走了数据）。
在SPIF中断服务程序中，读取SPDAT获得主机发来的数据，同时，之前写入SPDAT的数据已经被发送给主机。然后可以准备下一个要发送的数据并写入SPDAT，最后清除SPIF和可能的WCOL标志。

必须警惕的“坑”：

写冲突（WCOL）：这是SPI编程中最常见的错误。在主机模式下，如果你在SPIF标志未置1（即上一次传输未完成）时，就急着重写SPDAT，WCOL位会被置1，且这次写入无效。务必等待SPIF=1并清除后，再写入下一个字节。在从机模式下更需小心，因为从机不知道主机何时会发起下一次传输。安全的做法是：在每次SPIF中断中，读取数据后，立即将下一字节要发送的数据写入SPDAT，为下一次传输做好准备。
SS引脚模式配置：如手册表64所示，SS引脚的模式（输入、输出、准双向）与SPEN、SSIG、MSTR位有复杂的耦合关系。配置错误可能导致引脚冲突、模式意外切换。一个简单的原则：在单主单从且用GPIO控制片选时，将主机和从机的SSIG都设为1，用软件完全控制GPIO，可以避免很多意外。
时钟极性/相位不匹配：再次强调，这是通信失败的首要原因。务必使用逻辑分析仪或示波器抓取SCLK、MOSI、MISO波形，对照数据手册的时序图，确认CPOL和CPHA设置是否正确。一个技巧：通常可以尝试模式0和模式3，因为很多器件支持这两种。
高速传输下的布线：当SPI时钟达到MHz级别时，PCB布线变得至关重要。SCLK、MOSI、MISO应尽可能等长、平行走线，并远离高频噪声源。如果线长较长，可能需要考虑串联端接电阻（22-100欧姆）来减少反射。

4. I2C与SPI在P89LPC9301/931A1上的项目实战与调试技巧

理解了原理和寄存器操作后，我们最终要将知识落地到代码和电路中。这里分享一个综合性的实战场景：使用P89LPC9301作为主控制器，通过I2C连接一个温湿度传感器（如SHT30），同时通过SPI连接一个OLED显示屏（如SSD1306）。

4.1 硬件设计要点

电源与去耦：

确保P89LPC9301、传感器、显示屏的电源稳定。在每个芯片的电源引脚附近，务必放置一个0.1uF的陶瓷电容到地，用于滤除高频噪声。对于模拟传感器（如SHT30），可能还需要一个更大的钽电容（如10uF）来稳定电源。
I2C总线的上拉电阻：SDA和SCL线各接一个4.7kΩ（3.3V系统）或2.2kΩ（5V系统）的电阻到VCC。电阻应靠近主机放置。
SPI总线的上拉：通常MOSI、MISO、SCLK不需要上拉，因为它们是推挽输出。但SS线如果较长，可以考虑加一个10kΩ的上拉电阻，确保空闲时为高电平，防止意外选中。

布线：

I2C总线：尽量短，并远离高频信号线（如PWM输出、晶振走线）。如果无法避免长距离，可以降低总线速度（如从400kHz降到100kHz）。
SPI总线：对于显示屏这类高速设备，走线要短而直。如果屏幕离MCU较远，可以考虑使用缓冲器或降低时钟频率。

4.2 软件驱动分层设计

不建议将所有通信代码堆在main函数里。一个好的驱动应该分层：

底层硬件抽象层（HAL）：
- i2c_init(): 初始化I2C时钟、引脚、中断。
- i2c_write_byte(uint8_t addr, uint8_t reg, uint8_t data): 向指定设备地址和寄存器写入一个字节。
- i2c_read_bytes(uint8_t addr, uint8_t reg, uint8_t *buf, uint8_t len): 从指定设备地址和寄存器读取多个字节。
- spi_init(): 初始化SPI模式、速率、引脚。
- spi_transfer(uint8_t data): 发送并接收一个字节（全双工）。
- spi_write_byte(uint8_t data): 只发送一个字节（忽略接收）。
- spi_read_byte(): 只接收一个字节（发送0xFF）。
设备驱动层：
- sht30_init(),sht30_read(float *temp, float *humi): 封装SHT30传感器的具体命令和数据处理（如CRC校验、单位转换）。
- ssd1306_init(),ssd1306_draw_string(uint8_t x, uint8_t y, char *str): 封装OLED显示屏的初始化、清屏、画点、显示字符串等操作。
应用层：
- 在主循环中，调用sh30_read获取数据，然后调用ssd1306_draw_string显示到屏幕上。

这种分层使得代码复用性极高。更换另一个I2C温度传感器或SPI显示屏时，你只需要修改设备驱动层，底层HAL完全不用动。

4.3 调试技巧与问题排查实录

当通信失败时，不要盲目修改代码。系统化的排查能事半功倍。

I2C通信失败排查清单：

用万用表或示波器检查物理连接：SDA和SCL是否有电压？上拉电阻是否接好？是否有对地短路？
检查地址：确认你使用的7位设备地址是否正确。许多传感器数据手册给出的是8位地址（包含读写位），你需要右移一位得到7位地址。例如，SHT30的8位写地址是0x44，那么7位地址就是0x22。
使用逻辑分析仪：这是调试串行总线最强大的工具。连接SDA、SCL和MCU的一个GPIO（用于标记代码执行点）。抓取波形，看：
- 起始、停止条件是否正常？
- 发送的地址帧是否正确？从机是否回复了ACK？
- 数据字节和ACK/NACK是否符合预期？
- 总线是否被意外拉低（可能某个器件故障）？
简化测试：先尝试发送一个最简单的序列：起始 + 地址写 + 停止。如果连这个都不成功，问题很可能在初始化或硬件。
检查中断：如果你的驱动使用中断，确保中断使能（EA）和I2C中断使能正确开启，并且中断服务程序没有阻塞太久。

SPI通信失败排查清单：

确认模式：用逻辑分析仪抓取SCLK、MOSI、MISO、SS四路信号。对照数据手册，确认CPOL和CPHA设置是否正确。重点看第一个数据位是在SS下降沿之后、第一个SCLK边沿之前就有效（CPHA=0），还是在第一个SCLK边沿之后才有效（CPHA=1）。
检查片选：SS信号是否在传输期间保持低电平？传输结束后是否拉高？多个从机时，是否只有一个SS为低？
检查数据顺序：DORD位设置是否正确？是MSB先发还是LSB先发？逻辑分析仪可以设置解码顺序，一目了然。
检查写冲突：在SPI状态寄存器读取后，检查WCOL位是否被置位。如果置位，说明你的代码在数据移位完成前就写入了新数据。
从机无响应：如果MISO线一直是高电平或低电平，可能是从机未正确初始化，或者SS信号未被从机识别（电平不匹配，如MCU是3.3V而从机是5V，需要电平转换）。

一个真实的坑：I2C总线电容过大。我曾在一个项目中将I2C总线拉到了20cm长，连接了4个设备，结果在400kHz速率下通信不稳定。用示波器测量SDA上升沿，发现其时间常数远超过标准要求。解决方法：一是降低总线速度到100kHz；二是减小上拉电阻，从4.7kΩ换为2.2kΩ（需注意驱动电流）；三是在总线两端并联一个100pF的小电容到地，有时可以改善振铃，但这与理论相悖，需谨慎尝试，最好还是优化布局和电阻。

5. 总结与进阶思考

通过以上对P89LPC9301/931A1用户手册的深度解读和实战扩展，我们可以看到，I2C和SPI绝非简单的“发送接收”函数。它们背后是一套精细的硬件状态机和时序规则。吃透手册中的状态表和控制寄存器，是编写稳定可靠驱动的前提。

选择I2C还是SPI？这永远是一个权衡。I2C引脚少，支持多主多从，有应答机制，通信更可靠，但协议复杂，速度相对较慢（标准模式100kHz，快速模式400kHz）。SPI协议简单，速度极高（轻松上MHz），全双工，但需要更多引脚，且没有硬件级的应答和寻址，多从机需要更多片选线。

对于P89LPC9301这类资源有限的8位MCU，我的建议是：对于低速、多设备的控制场景（如管理多个传感器、EEPROM），优先使用I2C。对于高速、点对点的数据流传输（如显示屏、SD卡、高速ADC），必须使用SPI。

最后，手册是最好的老师，但也是沉默的老师。它告诉你硬件能做什么，但不会告诉你怎么做最好。真正的经验来自于一次次调试波形、排查故障、优化代码的过程。当你能够根据逻辑分析仪上的几个异常脉冲，就准确推断出是上拉电阻偏大、还是中断服务程序超时、亦或是电源噪声导致时，你才真正驾驭了这些通信协议。希望这篇结合了手册原理与实战“血泪史”的解析，能让你在嵌入式通信的道路上少走些弯路。

查看全文

http://www.jsqmd.com/news/1076125/