【极速入门数模电路】CMOS推挽原理、TTL/CMOS电平详解、七大基础逻辑门

一、单N-MOS管的致命缺陷（为什么需要CMOS电路？）

单MOS管无法直接用于数字逻辑电路，存在严重短板：

• 输入高电平：N-MOS导通，输出直接接GND，输出稳定低电平

• 输入低电平：N-MOS截止，输出端悬空（开路状态），无稳定高电平输出

新手误区：单纯依靠上拉电阻输出高电平，驱动能力极弱、抗干扰差、无法满足数字芯片电平标准，不能用于大规模逻辑电路。

二、CMOS推挽电路诞生：完美解决高低电平输出问题

2.1电路结构

采用1个P-MOS（上管）+ 1个N-MOS（下管）互补配对，栅极G合并为同一个输入端，形成互补推挽结构。

2.2工作逻辑（互补导通，永不直通）

• 输入高电平：下管N-MOS导通、上管P-MOS截止 → 输出稳定低电平

• 输入低电平：上管P-MOS导通、下管N-MOS截止 → 输出稳定高电平

核心优势：高低电平输出强劲、无悬空状态、驱动能力强、电压驱动零静态功耗，是所有CMOS数字芯片的基础架构。

2.3 TTL与CMOS电路核心区分（重点必考）

三、TTL与CMOS电平标准（5V供电）——硬件接线禁忌

核心结论：TTL和CMOS电平不兼容，严禁直接混用对接，否则电路逻辑错乱、无法正常工作。

3.1 TTL电平标准（74系列芯片）

• 输入低电平：0V ~ 0.8V

• 输入高电平：2.0V ~ 5.0V

• 空白不确定区间：0.8V ~ 2.0V（保持原有状态，不响应）

• 输出低电平：≤ 0.4V

• 输出高电平：≥ 2.4V

3.2 CMOS电平标准（CD40系列、单片机）

• 输入低电平：0V ~ 1.5V

• 输入高电平：3.5V ~ 5.0V

• 输出低电平：≤ 0.5V

• 输出高电平：≥ 4.45V

3.3不兼容原因（实战踩坑点）

TTL输出高电平仅2.4V以上，典型值3V，该电压处于CMOS的非高非低空白区间，CMOS无法识别为高电平，直接导致电路逻辑失效。

四、思维跃迁：从硬件电平→计算机二进制逻辑

学好数字电路的核心，是跳出「电压、电流、电阻」的硬件思维，切换为二进制逻辑运算思维：

• 低电平 = 二进制0

• 高电平 = 二进制1

4.1二进制通俗原理

十进制：逢十进一；二进制：逢二进一，只有0、1两个数值，是所有计算机、单片机运算的底层语言。

4.2最基础逻辑单元：CMOS反相器（非门）

前文的CMOS推挽电路，本质就是非门（反相器），是数字电路最小单元：

• 输入 0 → 输出 1

• 输入 1 → 输出 0

逻辑定义：非运算=电平/数值反转。

电路构成：仅需2个MOS管；电路符号：三角形+输出端小圆圈（圆圈代表反转）。

五、双输入基础逻辑门（4个MOS管构成）

单输入非门无法实现复杂运算，通过4个MOS管重新组合电路，形成两大核心双输入逻辑门：与非门、或非门。

5.1与非门（NAND）

逻辑规则：全1出0，有0出1

• A=1、B=1 → 输出0

• A、B任意一个为0 → 输出1

5.2或非门（NOR）

逻辑规则：全0出1，有1出0

• A=0、B=0 → 输出1

• A、B任意一个为1 → 输出0

六、七大完整逻辑门（积木式组合原理）

以「非门、与非门、或非门」为基础，通过串联非门、电路重组，衍生出全部7种基础逻辑门，所有芯片、CPU均由其组合而成。

1.非门（NOT）

单输入，反转输出；输入0出1，输入1出0

2.与门（AND）

与非门串联非门，抵消反转；规则：全1出1，有0出0

3.或门（OR）

或非门串联非门，抵消反转；规则：有1出1，全0出0

4.与非门（NAND）

全1出0，有0出1（通用万能门，可组合出所有逻辑）

5.或非门（NOR）

全0出1，有1出0

6.异或门（XOR）

规则：异同出1，相同出0；AB状态不一致输出1，一致输出0（多用于加法运算、数据校验）

7.同或门（XNOR）

异或门串联非门；规则：相同出1，异同出0（多用于匹配检测）