当前位置：首页 > news >正文

谈谈 2026 年 Altera 的 FPGA 产品线

news 2026/7/1 4:08:46

鉴于国内 Altera 品牌热度和个人爱好者使用频率远不如 Xilinx，作为最主流的 Cyclone 系列不少都是高校或者某些培训机构使用，高端新款型号又都是来自企业的定制需求，网上讲解芯片选型的文章也都不够新，所以在这里尽笔者所能谈谈 2026 年 Altera 的 FPGA 产品线。

目前（2026 年 6 月），Altera 官网把 FPGA、SoC、CPLD 产品分成三个层次。高性能系列包括 Agilex 9、Agilex 7、Stratix 10。中端系列包括 Agilex 5、Arria 10、Arria V。性价比系列包括 Agilex 3、MAX 10、MAX V、Cyclone 10、Cyclone V、Cyclone IV。

1. 产品系列

1.2 Agilex

Agilex 是当前 Altera 产品线里的主打芯片。Agilex 9 和 Agilex 7 位于高端，Agilex 5 位于中端，Agilex 3 位于低端。

1.2.1 Agilex 9

Agilex 9 是 Altera 的射频直采芯片，对标 AMD 的 RFSoC 系列或者更高端的 Versal RF 系列。Direct RF-Series 把高性能宽带数据转换器、中频带数据转换器和 FPGA 集成在同一封装内，采用 10 nm SuperFin 工艺，搭载四核 Arm Cortex-A53 处理器。收发器速率最高 58 Gbps。

Agilex 9 分成 Wide-band 和 Medium-band 两种。Wide-band 器件集成最高 64 Gsps 的 AD/DA，RF 输入频段可到 36 GHz，瞬时带宽最高 32 GHz。Medium-band 器件的 ADC 最高 4 Gsps、DAC 最高 12 Gsps，RF 输入频段到 7.125 GHz，偏中频应用。适用场景包括宽带射频、雷达、电子战、直接射频采样和高密度数据处理。

AGRW014、AGRW027、AGRW039 里的 W 对应 Wide-band。
AGRM027 里的 M 对应 Medium-band。
014、027、039 三位数是密度或档位代号。

1.2.2 Agilex 7

Agilex 7 属于高性能通用平台。官网资料给出的 PL 逻辑部分性能功耗比约为“同行”竞品 7 nm FPGA 的 2 倍，集成 Arm 处理器，I-Series 和 M-Series 收发器最高 116 Gbps（F-Series 为 58 Gbps），支持 PCIe 5.0、CXL 和最高 32 GB HBM2e。数据中心、网络、广播、国防和工业高吞吐系统通常以 Agilex 7 作为高性能平台对标器件。Agilex 7 分为 F、I、M 三个子系列。

F-Series 是通用型号，收发器最高 58 Gbps，PCIe 4.0，无 HBM2e。
I-Series 包含高带宽接口，收发器最高 116 Gbps，PCIe 5.0/CXL，可选 HBM2e 和 SoC。
M-Series 集成 HBM2e（最高 32 GB）和硬核 Memory NoC，收发器与 I-Series 相同。

AG 是家族前缀。F/I/M 分别对应 F-Series、I-Series、M-Series。
Fabric Specification 是功能配置位，表格直接编码了各字母对应的 HPS、Crypto 和 HBM2e 组合。
密度代码 006 到 041，封装从 R16A 到 R47D，各系列封装列表不同。

1.2.3 Agilex 5

Agilex 5 定位中端，是第一个在 FPGA fabric 中引入 AI tensor block 的系列。官方资料把 E-Series 和 D-Series 区分开来。

E-Series 偏向功耗和尺寸，面向边缘智能、嵌入式和紧凑型系统。LE 范围 50k 到 656k，封装可小至 15 mm × 15 mm，收发器最高 24 路 28G，硬 IP 包含 PCIe 4.0 x4 和 10/25GbE x6。存储侧支持 DDR4 2667 Mbps、DDR5 3600 Mbps（仅 Group A）、LPDDR4/5 3733 Mbps。INT8 峰值 TOPS 最高 26，18 × 19 乘法器最多 1692 个。SoC 版本搭载多核 Arm Cortex-A55 1.5 GHz 和 Cortex-A76 1.8 GHz，MIPI D-PHY v2.5 每通道最高 3.5 Gbps。

D-Series 偏向性能和接口密度，面向多市场中高性能场景。LE 范围 515k 到 1616k，封装最小 32 mm × 32 mm，收发器最高 48 路 28G，硬 IP 包含 6 个 PCIe 4.0 x8 和 24 路 10/25GbE。存储侧支持 DDR5 5600 Mbps、LPDDR5 5500 Mbps、DDR4 3200 Mbps、LPDDR4 4267 Mbps。INT8 峰值 TOPS 最高 152.6，18 × 19 乘法器最多 9936 个。SoC 版本的处理器和 MIPI 配置与 E-Series 一致。

A5 是家族前缀。D/E 分 D-Series 和 E-Series。
Specification 编码 HPS、Transceiver、Cryptographic Services 组合（A/B/C/D/E/G）。
Device Group 分 A 和 B：A 对应 28G+DDR5+SmartVID，B 对应 17G+无 DDR5+fixed voltage。
密度 005 到 065，封装从 B15A 到 B32B。

1.2.4 Agilex 3

Agilex 3 属于性价比款。官网给出的 PL 性能相比前代提升最高约 1.9 倍，总功耗降低最高约 38%，收发器最高 12.5 Gbps。其他特性包括 Hyperflex、AI tensor block、双核 Cortex-A55、MIPI D-PHY、安全启动和 PUF 密钥存储。这一代器件面向尺寸、功耗和低成本但仍需串行接口、SoC 或边缘计算能力的系统。

A3C 对应 Agilex 3 C-Series。
Specification 是重点字段，U/V/W/Y/Z 分别编码 HPS、PQC、Crypto、EMIF、MIPI、PUF 的组合。
密度 025 到 135，封装从 M12A 到 B23C。

1.3 Stratix

Stratix 家族在当前官网列表里只保留 Stratix 10，属于上一代的旗舰产品，技术支持也比较好。

1.3.1 Stratix 10

Stratix 10 系列采用 Hyperflex 架构，结合 EMIB 技术和 AIB 总线，可以支持 chiplet 集成。

Stratix 10 按功能分成五个子系列。GX 面向高吞吐系统的高性能需求，是系列里的通用高性能平台。SX 在 GX 基础上集成 64 位四核 Arm Cortex-A53 硬核处理器。TX 组合 H-tile 和 E-tile 收发器，提供更高等级的收发器能力。DX 支持 PCIe 4.0 x16，侧重高吞吐连接场景。AX 集成高性能数据转换器，提供直接 RF 能力。

1S 是家族前缀。Family Variant 用 G/X 区分 GX 和 SX。
密度从 040 到 10M（10M 是 10M LE 档位）。
SiP Code 用 L/H 区分 L-Tile 和 H-Tile。收发器数量用 H/N/U 编码 24/48/96 路。

1.4 Arria

Arria 家族在当前官网列表里包括 Arria 10 和 Arria V，位于中端型号。

1.4.1 Arria 10

Arria 10 适用场景覆盖通信、数据中心、军用、广播、汽车等高吞吐中端市场。Arria 10 按功能分为三个子系列。GT 提供最高 78 路全双工收发器，其中 6 路 GT 专用通道数据率最高 25.78 Gbps，其余为 GX 通道（最高 17.4 Gbps）。GX 提供最高 96 路全双工收发器，数据率最高 17.4 Gbps。SX SoC 集成双核 ARM Cortex-A9 HPS，收发器最高 48 路全双工。

10A 是家族前缀。S 对应 SX variant（SoC + 17.4 Gbps 收发器）。
密度 016 到 066。收发器数量用 C/E/H/K/N 编码 6/12/24/36/48 路。

1.4.2 Arria V

Arria V 面向中端应用提供高带宽和低功耗，覆盖远程射频单元、10G / 40G 线卡、广播演播设备等场景。系列分为五个子系列，其中部分为集成双核 ARM Cortex-A9 HPS 的 SoC 版本。GZ 侧重中端场景每带宽最低功耗，收发器最高 12.5 Gbps。GT 和 GX 面向中端通用场景最低总功耗，收发器最高 10.3125 Gbps。ST SoC 集成 ARM HPS，收发器最高 10.3125 Gbps。SX SoC 集成 ARM HPS，带背板兼容收发器最高 6.5536 Gbps。

5A 是家族前缀。GX 对应 6 Gbps 收发器版本。Member code A1 到 B7 对应不同 LE 档位。

5A 是家族前缀。GT 对应 10 Gbps 收发器版本。Member code C3 到 D7 对应不同 LE 档位。
收发器速度 3=10.3125 Gbps。

5A 是家族前缀。GZ 对应 12.5 Gbps 收发器版本。Member code E1 到 E7 对应不同 LE 档位。
收发器速度 2=12.5 Gbps，3=10.3125 Gbps。封装含 Hybrid FBGA（H 型）。

5A 是家族前缀。SX 对应 SoC + 6 Gbps 收发器版本。Member code B3、B5。
收发器速度 4=6.5336 Gbps，6=3.125 Gbps。

5A 是家族前缀。ST 对应 SoC + 10 Gbps 收发器版本。Member code D3、D5。
收发器速度 3=10.3125 Gbps。

1.5 MAX

MAX 家族在当前分层里包括 MAX 10 和 MAX V，位于性价比型号。这个家族偏向控制、集成和低功耗场景。系统管理、板级控制、时序协调、简单采集、低速接口桥接、配置管理和辅助启动逻辑，都属于 MAX 系列常见工作内容。

1.5.1 MAX 10

MAX 10 在当前产品线里定位明确。非易失、上电即用、低功耗、小尺寸、功能集成度高。

1.5.2 MAX V

1.6 Cyclone

Cyclone 家族在当前官网列表里包括 Cyclone 10、Cyclone V 和 Cyclone IV，位于性价比层。这个家族覆盖低功耗、低成本、成熟平台延续和中低速接口系统。工业长期维护项目里，Cyclone 系列仍然很常见。

1.6.1 Cyclone 10

Cyclone 10 分为 LP 和 GX。LP 在功耗和带宽之间取平衡，面向低成本系统。GX 面向更高带宽和性能场景，覆盖机器视觉、视频连接和智能视觉相机等应用。

1.6.2 Cyclone V

Cyclone V 总功耗比上一代更低，逻辑集成效率有提升，提供集成收发器变体和基于 ARM 的 HPS SoC 变体，面向边缘系统。Cyclone V 分成六个子系列。E 系列面向通用逻辑和 DSP，侧重低系统成本和功耗。GX 系列集成 614 Mbps 到 3.125 Gbps 收发器，在同等速率档位里成本较低。GT 系列集成 6.144 Gbps 收发器，官方强调在 FPGA 行业里该速率等级成本和功耗最低。SE SoC 集成 ARM Cortex-A9 MPCore，面向通用逻辑和 DSP。SX SoC 集成 ARM Cortex-A9 MPCore 和 3.125 Gbps 收发器。ST SoC 集成 ARM Cortex-A9 MPCore 和 6.144 Gbps 收发器。

5C 是家族前缀。E 对应 enhanced logic/memory 版本。Member code A2/A4/A5/A7/A9 对应 25K 到 301K LE。
E 系列是无收发器版本，料号不含 Transceiver 字段。

5C 是家族前缀。GX 对应 3 Gbps 收发器版本。Member code C3 到 C9 对应 36K 到 301K LE。
收发器数量用 B/F/A/C/D/E 编码 3/4/5/6/9/12 路，速度 6=3.125 Gbps，7=2.5 Gbps。

5C 是家族前缀。GT 对应 6 Gbps 收发器版本。Member code D5/D7/D9 对应 77K 到 301K LE。
收发器速度 5=6.144 Gbps。

5C 是家族前缀。SE 对应带 SoC 的 enhanced logic/memory 版本。Member code A2/A4/A5/A6 对应 25K 到 110K LE。
处理器核数空白=双核，S=单核。功耗空白=标准，L=低功耗。

5C 是家族前缀。SX 对应带 SoC 和 3 Gbps 收发器的版本。Member code C2/C4/C5/C6 对应 25K 到 110K LE。
收发器数量 C=6 路，D=9 路。速度 6=3.125 Gbps。

1.6.3 Cyclone IV

Cyclone IV 面向大批量、低成本应用，提供低功耗 FPGA 和带收发器的选项，在产品目录中属于更早一代平台的延续产品。

Cyclone IV 分为 GX 和 E 两个版本。
GX 带 3 Gbps 级别收发器，E 偏向通用逻辑和低成本系统。

EP4C 是家族前缀。GX 对应 3 Gbps 收发器版本。Member code 15 到 150 对应不同 LE 档位。
收发器数量 B/C/D=2/4/8 路。封装含 FBGA 和 QFN。

EP4C 是家族前缀。E 对应 enhanced logic/memory 版本。Member code 6 到 115 对应不同 LE 档位。
E 系列无收发器，封装类型最丰富，含 FBGA、EQFP、UBGA、MBGA 四种。

2. 选择方式

2.1 SoC

SoC 需求是第一层筛选条件。系统中有 Linux、裸机控制、协议栈、边缘推理、图像前后处理、机器人控制等软件负载时，Agilex 5 和 Agilex 3 的 SoC 版本会进入前排。系统逻辑以桥接、时序整形、控制和接口适配为主时，纯 FPGA 版本或 MAX 10 这类器件更直接。

2.2 高速收发器

高速收发器是第二层筛选条件。PCIe、25GbE、JESD204、视频高速链路、板间高速互联这类需求，会很快改变器件层级。Agilex 7 面向更高等级带宽和接口密度。Agilex 5 把 28 Gbps 收发器带到中端层。Agilex 3 把 12.5 Gbps 收发器带到性价比层。没有高速串行接口需求时，MAX 10、Cyclone 10 LP、部分 Cyclone V 仍然合理。

2.3 计算量

计算负载需要分清来源。并行逻辑、DSP、AI 推理、片上 CPU 软件和大带宽存储配合，分别对应不同器件侧重点。Agilex 5 和 Agilex 3 已经把 AI tensor block 纳入公开特性列表。数据通路偏硬实时、低时延和稳定吞吐时，片上 DSP 与 tensor 资源会更有参考价值。算法频繁变化、软件生态依赖较重时，SoC 结构和外部计算平台的配合也需要一起评估。

2.4 长期供货

平台连续性在 2026 年仍然是一项单独的判断条件。Altera 官方 support collections 页面把 Agilex 9、7、5、3，以及 Stratix 10、Arria 10、Cyclone 10、MAX 10、Arria V、Cyclone V、MAX V、Cyclone IV 都列在推荐产品集合里。Altera 2026 年新闻稿还给出了 Agilex 系列、MAX 10、Cyclone V 延长到 2045 年的供货规划信息。工业、交通、医疗、国防和长期维护项目里，这一项会直接影响平台选择。

2.5 PCB 设计

板级条件要和芯片一起看。BOM、电源树、PCB 层数、SI / PI、封装、布线密度、接口桥接芯片数量、软件协同结构，都会改变系统总成本。Agilex 3 和 Agilex 5 的价值之一，在于把部分原本需要更大器件才能拿到的功能压进了更紧凑的封装和更适中的系统复杂度里。

3. 参考资料

Altera 产品总览页面。https://www.altera.com/fpga
Altera 首页产品分类与 Featured Products。https://www.altera.com/homepage
FPGA Device and Product Support Collections。https://www.altera.com/design/devices/resources
Agilex 5 FPGA and SoC FPGA Overview。https://www.altera.com/products/fpga/agilex/5
Agilex 3 FPGA and SoC FPGA Overview。https://www.altera.com/products/fpga/agilex/3
Agilex 7 FPGA and SoC FPGA Overview。https://www.altera.com/products/fpga/agilex/7
Agilex 9 Direct RF-Series Overview。https://www.altera.com/products/fpga/agilex/9/rf-series
MAX 10 FPGA Overview。https://www.altera.com/products/fpga/max/10
Cyclone 10 FPGA Overview。https://www.altera.com/products/fpga/cyclone/10
Agilex 7 Part Number Decoder。https://docs.altera.com/r/docs/814028/current/agilextm-7-fpgas-and-soc-fpgas-package-pinout-and-pcb-design-user-guide/part-number-decoder
Agilex 5 Part Number Decoder。https://docs.altera.com/r/docs/762191/current/agilextm-5-fpgas-and-socs-device-overview/part-number-decoder
Agilex 3 Part Number Decoder。https://docs.altera.com/r/docs/817231/current/agilextm-3-fpgas-and-socs-device-overview/part-number-decoder
MAX 10 Device Ordering Information。https://docs.altera.com/r/docs/683658/current/max-10-fpga-device-overview/max-10-device-ordering-information
Arria 10 Available Options。https://docs.altera.com/r/docs/683332/current/arria-10-device-overview/available-options
Cyclone V Available Options。https://docs.altera.com/r/docs/683694/current/cyclone-v-device-overview/available-options
Stratix 10 Available Options。https://docs.altera.com/r/docs/683729/current/stratix-10-gx/sx-device-overview/available-options
Cyclone IV FPGA Device Family Overview。https://docs.altera.com/api/khub/documents/8ZIWxPYpX_ESk1aWBAaflA/content
Agilex 5 FPGA Product Keys and Package Drawings。https://docs.altera.com/r/docs/814008/current/thermal-design-user-guide-agilextm-5-fpgas-and-socs/agilextm-5-fpga-product-keys-and-package-drawings
Agilex 3 FPGA Product Keys and Package Drawings。https://docs.altera.com/r/docs/851249/current/thermal-design-user-guide-agilextm-3-fpgas-and-socs/agilextm-3-fpga-product-keys-and-package-drawings
Altera Extends Lifecycle Support for Several FPGA Families Through 2045。https://www.altera.com/newsroom/news/press-release/altera-extends-fpga-product-lifecycle-support-2045
Altera Expands Agilex FPGA Portfolio and Developer Experience。https://www.altera.com/newsroom/news/press-release/altera-expands-agilex-fpga-streamlines-developer-experience