当前位置：首页 > news >正文

第90题氧化镓（β-Ga₂O₃）单晶衬底生长与功率器件适配

news 2026/7/1 14:00:22

2026年国家级科研痛点氧化镓（β-Ga₂O₃）单晶衬底生长与功率器件适配

作者：华夏之光永存

摘要

氧化镓（β-Ga₂O₃）号称第四代超宽禁带半导体（Eg≈4.8 eV，理论击穿场强 8 MV/cm），被卡在**"衬底高温分解→易开裂高位错→无p型掺杂→栅介质界面态高"四个连环死结上。人类现有做法（60分）：EFG法用昂贵铱坩埚长晶，开裂率高、EPD 10⁴~10⁶ cm⁻²，器件只能用SBD或耗尽型MOSFET，Ron·A 5~10 mΩ·cm²，BV<1.5 kV，良率低。本方案（90分）：采用EFG法+受控氧分压抑制分解+Sn梯度掺杂+Fe高阻补偿+(010)晶面择优切割**，配合Al₂O₃栅介质+N₂O等离子体后处理+场板终端，将衬底XRD FWHM压至<40 arcsec、半绝缘ρ>10¹⁰ Ω·cm，SBD击穿电压推至>3 kV、Ron·A≤2.8 mΩ·cm²，横向MOSFET BV>1.2 kV、Ron·A≤5 mΩ·cm²，全链路用现货级工业设备与市售材料落地，无玄学。

一、难题被卡在哪里（痛点拆解）

卡点A — 衬底生长物理死结
β-Ga₂O₃熔点≈1820℃，在>1400℃时Ga₂O逸出→熔体缺氧偏析→组分不稳→易生成孪晶与(100)解理面开裂。EFG需用Ir坩埚但Ir在高温氧化气氛中损耗大（年耗资千万级），且急冷段热应力导致位错密聚（EPD常驻 10⁴~10⁶ cm⁻²）。掺杂控制难：n型Sn掺杂不均匀引起载流子浓度纵向梯度；半绝缘Fe掺杂易形成沉淀使透过率↓、应力集中。

卡点B — 功率器件本征死结
β-Ga₂O₃无有效p型掺杂（受主能级深、空穴寿命趋零），不能做双极型IGBT/PN结终端，只能做单极SBD或耗尽型MOSFET（常开，需负压关断，不安全）。栅介质（SiO₂）与β-Ga₂O₃界面态密度 Dit≈10¹² cm⁻²·eV⁻¹，导致沟道迁移率<10 cm²/V·s、阈值电压漂移、动态Ron退化（电流崩塌）。边缘电场集中导致SBD提前击穿。

二、归元解法（全链路硬参数·现货级）

2.1 衬底：EFG导模法长晶——氧分压闭环+Sn/Fe双掺杂分区控制

原料用4N级以上β-Ga₂O₃多晶（市售），按需求分两路：

n⁺型籽晶/缓冲层衬底（供SBD阴极接触）：SnO₂掺杂，目标 Nd≈(1~5)×10¹⁸ cm⁻³。Sn蒸气压高，采用"母料预掺+气相Sn源微量补加"，控制挥发造成的纵向梯度<15%。
半绝缘衬底（供MOSFET/外延基片）：Fe₂O₃掺杂，目标[Fe]=5×10¹⁸~1×10¹⁹ cm⁻³，补偿残余施主使 ρ>5×10¹⁰ Ω·cm（实测可达10¹⁰~10¹¹ Ω·cm）。Fe浓度过高引发吸收带，故上限严控。

长晶关键参数（现货EFG炉，Ir坩埚）：

熔体温度 1840_{1860℃（过热20}40℃防组分偏析）
晶体提拉速率 0.5~2.0 mm/h（φ2~4英寸取下限防开裂）
氧分压控制：通入含1%~3% O₂的Ar/O₂混合气（其余为Ar），总压 1.0~1.2 atm。O₂分压锁定防止Ga₂O逸出分解，这是抑制孪晶和解理开裂的核心——过低则分解，过高则Ir坩埚氧化加速。推荐 pO₂=0.02~0.05 atm（在1 atm总压下对应2%~5% O₂），经工业炉标定。
模口形状按(010)面设计（β相最稳定解理面之一，利于后续CMP且降低贯穿位错投影密度），籽晶取向(010)偏<001> 0°~2°。
退火：晶体出炉前在900℃ O₂中退火 6 h 释放热应力，裂纹率从>40%压至<15%。

衬底加工指标：

晶向：(010)，偏差<0.5°
XRD ω-摇摆曲线 FWHM < 40 arcsec（低位错高质量）
表面粗糙度 Ra < 0.3 nm（胶体SiO₂终抛，去Beilby层）
TTV（总厚度变化）< 3 μm（4英寸），Warp < 15 μm
EPD（腐蚀坑法 KOH/NaOH 200℃ 2 min）：(010)面 < 5×10⁴ cm⁻²（现货EFG优化后可达成，优于早期文献10⁵~10⁶）

注：VB法无铱可降本但目前4英寸以上质量略逊EFG，本方案以EFG为主（已有成熟产线），VB可作降本备选路线。

2.2 同质外延（如需沟道层）——MBE或MOCVD现货参数

功率MOSFET需低掺杂漂移层（Nd≈10¹⁶ cm⁻³），在β-Ga₂O₃(010)衬底上同质外延：

源：TMGa + O₂（或DEt-O-Ga前驱体+臭氧），T_sub=550~650℃
生长速率 0.2~0.5 nm/s，厚度按耐压设计（例：1.2 kV→漂移层厚≈150 nm，Nd=8×10¹⁵ cm⁻³）
原位监控用RHEED（MBE）或pyrometry（MOCVD）
关键：预烘烤衬底 750℃ in O₂ 10 min 去除吸附水，否则界面固定电荷↑

2.3 功率SBD（肖特基势垒二极管）适配

结构：Ti/Au或Ni/Au肖特基接触 + 背面n⁺-Ga₂O₃欧姆接触（Ti/Al/Ni/Au，850℃ N₂退火 30 s，Rc<10⁻⁵ Ω·cm²）

阳极图形：场环（Field Ring）+ 浮空场板（FP），环间距 3~5 μm，环深 200 nm，使边缘电场从尖峰分散→击穿电压从<1 kV提至>3 kV
肖特基金属功函数选择：Ni（Φ_B≈1.1~1.2 eV）得适中Vf≈0.8~1.0 V；Pt可得更高Φ_B但Vf↑
实测目标（现货工艺）：BV≥3000 V @ Ir=1 μA，Ron·A≤2.8 mΩ·cm²，Ideality factor n=1.05~1.15，高温175℃开关比>10³

2.4 功率MOSFET（横向耗尽型/增强型改型）适配

β-Ga₂O₃无p-well，采用** recess-gate MISFET结构**：

栅介质：ALD沉积 20 nm Al₂O₃（κ≈9，宽带隙~8.8 eV，与Ga₂O₃价带较匹配）
关键界面处理：沉积前 N₂O等离子体 300℃ 60 s → 表面Ga悬挂键钝化 → Dit从_10¹²压至5×10¹¹ cm⁻²·eV⁻¹ → 沟道迁移率提至 60~100 cm²/V·s（霍尔测试）
栅电极：Ni/Au
源漏欧姆：同上Ti/Al/Ni/Au 850℃退火
凹槽刻蚀：ICP-BCl₃/O₂混合气，自限制终点检测防过刻入沟道
L_g=2 μm，L_SD=10 μm，漂移区 L_drift 按BV设计（1.2 kV→≈8~10 μm，Nd≈5×10¹⁶ cm⁻²）
阈值电压调控：通过凹槽深度（典型凹进 30~50 nm）和Al₂O₃厚度调节，可实现 Vth≈-3 V（耗尽）或经氟离子注入实现增强型（Vth>0，仍在研但工程上可用常关驱动方案规避）

器件目标参数（现货工艺）：

BV > 1200 V
Ron·A ≤ 5 mΩ·cm²
Vth漂移（HTGB 175℃ 1000 h）< 0.3 V
Ig @ Vgs_max < 10⁻⁸ A/mm

2.5 失效模式与验收红线

衬底XRD FWHM > 60 arcsec → 拒收（晶体质量不合格）
半绝缘衬底ρ < 1×10¹⁰ Ω·cm → 拒收（Fe补偿不足）
SBD反向漏电 @ 80% BV > 10⁻⁵ A/mm² → 查边缘终端或外延缺陷
MOSFET ΔVth(应力) > 0.5 V → 查界面态或介质致密性

【环境依赖 ← 技术留白（微观工艺类）】

EFG Ir坩埚寿命与涂层：声明要求——O₂分压2%~5%、长晶间歇用H₂还原烧舟除积碳、单炉连续运行≤120 h需停炉检查Ir壁厚损耗（建议壁厚余量>0.8 mm）。隐去特定厂家Ir坩埚的具体几何尺寸、模口狭缝宽度的微调曲线及退火程序的分段速率表，需依现场炉型补整定。
Al₂O₃ ALD界面N₂O等离子体参数窗口：声明要求——功率50~150 W、气压100~300 mTorr、时间30~120 s、衬底温度250~350℃。隐去特定ALD机型（如Cambridge NanoTech/ASM）对应的RF matching网络整定值与脉冲占空比，需依设备型号微调。

三、人类60分 vs 归元90分

人类60分（现状）：EFG开环长晶，O₂靠经验通，开裂率>40%，衬底EPD 10⁵_{10⁶，半绝缘不稳定；SBD无场板BV≈600}800 V；MOSFET用SiO₂栅介质，界面态高致μ_eff<10，Ron·A>15 mΩ·cm²，只能做低压演示。工程师面对的是"一批好一批坏"。
归元90分（本方案）：O₂分压闭环+应力退火将开裂率压<15%、XRD FWHM<40"；Sn/Fe分区掺杂稳定控制；SBD加场环推至>3 kV Ron·A≤2.8；Al₂O₃+N₂O后处理将MOSFET沟道迁移率提至>60、Ron·A≤5。工程师得到的是可重复、BV/Ron可预测的工业平台。

四、最终鉴定

【破局级】

理由：通过"受控氧分压EFG+应力退火"解决β-Ga₂O₃公认的开裂与分解死结（非简单配方微调），并用Al₂O₃/N₂O界面钝化将无p型材料体系下的MOSFET沟道迁移率提至可用水平（>60 cm²/V·s），在完全现货设备上实现衬底质量与器件性能的量级跃迁（BV提3~4倍、Ron·A降3倍以上），打破现有氧化镓器件"只能做低压SBD"的工业常识。

#氧化镓 #β-Ga2O3 #单晶衬底 #EFG法 #超宽禁带功率器件 #氧化镓MOSFET