AI for EDA动态汇总
帮你汇总 AI 辅助芯片设计（AI for EDA / AI-Driven Chip Design）截至 2026 年中最新动态：
📰 行业新闻与商业进展（2025–2026）
OpenAI × Broadcom 自研 AI 推理芯片（2026.06）：OpenAI 与 Broadcom 联合宣布流片代号 Jalapeño 的定制 AI 推理芯片，设计到 tape-out 仅用 9 个月（传统需 2–3 年），官方称部分得益于用自家大模型辅助 EDA 工作流。
Cadence ChipStack AI Super Agent（2026.02）：Cadence 收购 ChipStack 后发布 L5 级自主芯片设计 Agent，可自动生成 RTL、Testbench 及验证计划，覆盖前端设计全流程。
Siemens Questa One Agentic Toolkit（2026.02）：推出 RTL Code Agent，支持从自然语言生成可综合 Verilog 并检查编码规范。
合见工软 UDA 2.0（2026.03）：国内首款自研 Agentic EDA 平台，可自主完成 RTL 设计、验证、纠错与优化全流程。
Synopsys.ai™ Copilot 扩展（2025.09）：Synopsys 扩展生成式 AI 能力，增强 DSO.ai（设计空间优化）与验证辅助功能。
📄 重要论文与 arXiv 预印本（2025–2026）
方向 | 代表工作 | 说明 |
|---|---|---|
Agentic EDA 综述 | The Dawn of Agentic EDA: A Survey…arXiv:2512.23189 (2025.12, updated 2026.02) | 定义从 AI 辅助→Agent 自主设计的范式跃迁，涵盖前端 RTL 生成、验证、后端物理设计 |
启蒙系统 / Verilog RLVR | QiMeng-CodeV-R1: Reasoning-Enhanced Verilog Generation(NeurIPS 2025) | 中科院"启蒙"处理器全自动设计系统成果，RLVR 方法在 VerilogEval 达 68.6% pass@1 |
物理信息 EDA + 基准 | ChiPBench(arXiv 2026.05)、PhysEDA(arXiv:2605.xxxxx, 2026.05) | 揭示 HPWL 与最终 PPA 弱相关，提出将物理约束嵌入 AI 模型（Physics-Informed EDA） |
RL 驱动 ASIC 架构探索 | From LLM to Silicon: RL-Driven ASIC Architecture Exploration…arXiv:2604.07526 (2026.04) | SAC+MoE 联合优化 ASIC 架构/存储层次/算子放置，跨 7 个工艺节点 |
开源 Agent 框架 | CHIA: Co-designing Hardware/Software with Intelligent AgentsarXiv:2606.27350 (2026.06) | 基于 Chipyard 构建开源多智能体 HW/SW 协同设计研究框架 |
ASIC 多智能体系统 | ASIC-Agent(arXiv 2025.08) | 分解 RTL 生成、验证、OpenLane Hardening、SoC 集成等子 Agent，含 ASIC-Agent-Bench |
开源 SoC 训练土壤 | Croc: An Open RISC-V SoC Platform for VLSI Education & AI4EDAarXiv:2606.25673 (2026.06) | ETH Zurich 开源 RISC-V SoC + open PDK 端到端流程，为 AI 模型提供可复现训练环境 |
AI-Driven IC Design 综述 | AI-Driven Integrated Circuit Design: A Survey…IEEE Access 2025 | 系统梳理 EA/BO/DL/RL/LLM 在全流程 IC 设计中的应用与路线图 |
💻 技术进展与研究热点
Agentic EDA（多智能体自主设计）：从 Copilot（L2）→ Autopilot（L3/L4），ChatEDA、Spec2RTL-Agent、RTLSquad 等工作探索将规格→RTL→仿真→修正闭环交给多 Agent 编排，部分已在 OpenROAD/OpenLane 流程验证。
LLM 生成 RTL & 验证：VeriGen、AutoChip → Spec2RTL-Agent、VeriReason、QiMeng 系列（CodeV-R1 等），结合 RAG/RLVR/形式验证反馈迭代修正，VerilogEval 基准 pass@1 突破 65%~70%。
后端物理设计智能化：Google AlphaChip（RL 布局）启发下，GNN 预测寄生参数、RL 做宏单元放置、ML 引导逻辑综合（LEAP/FedTM 联邦学习框架减少 cut 数 51%）。
物理信息模型（Physics-Informed ML）：针对传统 ML 忽略物理约束的问题，PhysEDA、ChiPBench 推动将 DRC/LVS/PPA 物理先验嵌入损失函数。
模拟/RF 电路 AI 化：LLM 做拓扑建议 + DNN/GP 代理模型做 Sizing + GNN 布局感知寄生预测，缩短毫米波芯片迭代周期。
开源生态：Croc SoC、CHIA、OpenROAD Agent、ASIC-Agent 等开源项目降低了 AI4EDA 研究的数据与流程门槛。
📝 推荐中文深度阅读
《Agentic EDA 黎明：从 AI 辅助到 AI 自主的芯片设计革命》— 电子工程专辑
《建议收藏｜AI在芯片设计领域的应用现状》— EDA茶话会（梳理 RTL 生成/验证/后端/HLS 等方向最新论文）
《AI for EDA 的第二条路线（物理信息模型与 ChiPBench）》— 方寸智见
《AI辅助芯片设计：从RTL到验证，哪些工具已经落地？》— CSDN