当前位置：首页 > news >正文

【FPGA】高云FPGA之IO扩展实战：74HC595级联驱动多位数码管显示

news 2026/7/15 1:34:00

1. 高云FPGA与74HC595的完美组合

第一次接触高云FPGA驱动数码管时，我习惯性地准备用16个IO口直接控制8位数码管。直到发现板子上只有3个引脚连着数码管，才意识到74HC595这个神奇芯片的存在。这种"串行转并行"的设计思路，让我这个习惯了直接控制硬件的工程师眼前一亮。

高云FPGA作为国产FPGA的代表，其GW5A系列在性能和资源上完全能满足这类嵌入式控制需求。而74HC595就像FPGA的"IO扩展器"，通过3根信号线（DS、SHCP、STCP）就能控制多个数码管。这种组合特别适合需要节省引脚资源的场景，比如多位数码管显示、LED点阵控制等。

传统直接驱动方式需要占用大量IO口：8位数码管若采用静态驱动，需要8×8=64个IO；即使采用动态扫描，也需要8+8=16个IO。而使用74HC595级联方案，只需要3个IO就能实现任意位数码管控制。我在实际项目中测试过，驱动16位数码管也仅需3个FPGA引脚，节省的资源可以用于其他功能模块。

2. 74HC595级联工作原理详解

2.1 芯片内部结构剖析

拆开74HC595的数据手册，你会发现它其实由三个关键部件组成：8位移位寄存器、8位存储寄存器和8位三态输出缓冲器。这就像工厂的流水线——数据从DS引脚串行输入，在SHCP时钟的每个上升沿逐位移动，经过8个时钟周期后填满移位寄存器。

当STCP信号出现上升沿时，移位寄存器中的8位数据会并行锁存到存储寄存器。这个设计精妙之处在于：当新数据正在移位输入时，存储寄存器可以保持之前的输出不变，避免显示闪烁。我在调试时就遇到过STCP时序不对导致显示残影的问题，后来通过示波器抓取信号才发现是锁存时机不对。

2.2 级联的魔法：数据接力传输

单个74HC595只能控制8位输出，但通过级联可以无限扩展。关键是将第一片的Q7'引脚连接到第二片的DS引脚。当第一片移位寄存器填满后，后续的数据位会通过Q7'自动"溢出"到第二片。

具体数据传输过程如下：

FPGA先发送第二片芯片需要的数据（16-9位）
接着发送第一片芯片的数据（8-1位）
在16个SHCP时钟后，一个STCP上升沿同时更新两片芯片的输出

这里有个容易踩坑的地方：级联时数据发送顺序是"从高位到低位"，但这里的"高位"对应的是级联链末端的芯片。我在第一次实现时就搞反了顺序，导致显示完全错乱。

3. 动态扫描与串行数据融合技巧

3.1 动态扫描原理再造

数码管动态扫描本质是分时复用——快速轮流点亮每个数码管。以8位数码管为例，需要两个控制信号：

段选信号（seg）：控制显示什么字符（8位，包含小数点）
位选信号（sel）：控制哪个数码管亮（8位，一次只有1位为1）

传统方式需要16个IO口，而用74HC595可以将这两个信号合并为一个16位数据包串行发送。我在代码中是这样处理的：

// 合并段选和位选信号 assign hc595_data = {seg, sel}; // 发送时序 always@(posedge clk) begin case(state) SEND: begin ds <= hc595_data[bit_cnt]; shcp <= ~shcp; // 产生时钟脉冲 if(bit_cnt == 15) state <= LATCH; end LATCH: begin stcp <= 1'b1; // 锁存数据 state <= IDLE; end endcase end

3.2 视觉暂留的奥秘

人眼视觉暂留时间约0.1秒，因此扫描频率最好高于100Hz。对于8位数码管，每个管的点亮周期应≥1ms。我的经验值是：

扫描时钟1kHz（每个数码管点亮1ms）
74HC595时钟5MHz（确保数据传输不拖慢扫描）

调试时曾遇到显示闪烁问题，最后发现是扫描间隔不均匀导致的。解决方法是在Verilog中严格计时：

// 1kHz扫描时钟生成 always@(posedge clk_50m) begin if(cnt >= 24999) begin // 50MHz/(1kHz*2) cnt <= 0; clk_1k <= ~clk_1k; end else begin cnt <= cnt + 1; end end

4. Verilog实现全流程解析

4.1 顶层模块设计

整个系统分为三个模块：时钟生成、数码管扫描、74HC595驱动。顶层模块像乐队指挥一样协调各模块工作：

module top( input clk_50m, input reset_n, output ds, shcp, stcp ); wire clk_1k; wire [7:0] seg, sel; wire [15:0] hc595_data; // 实例化各模块 clock_gen u1(.clk(clk_50m), .clk_out(clk_1k)); seg_scan u2( .clk(clk_1k), .data(32'h12345678), // 待显示数据 .seg(seg), .sel(sel) ); hc595_driver u3( .clk(clk_50m), .data({seg, sel}), .ds(ds), .shcp(shcp), .stcp(stcp) ); endmodule

4.2 74HC595驱动模块

驱动模块的核心是状态机，我将其分为三个状态：

IDLE：等待数据发送请求
SHIFT：在SHCP上升沿逐位发送数据
LATCH：STCP上升沿更新输出

always@(posedge clk) begin case(state) IDLE: if(update) begin data_reg <= data; bit_cnt <= 15; state <= SHIFT; end SHIFT: begin ds <= data_reg[bit_cnt]; shcp <= 1'b1; if(bit_cnt == 0) state <= LATCH; else begin bit_cnt <= bit_cnt - 1; shcp <= 1'b0; end end LATCH: begin stcp <= 1'b1; state <= IDLE; end endcase end

4.3 数码管扫描模块

这个模块需要完成两项任务：

位选信号循环移位（如0x01→0x02→...→0x80）
根据当前位选择对应的段码

// 位选信号生成 always@(posedge clk_1k) begin sel <= {sel[6:0], sel[7]}; // 循环左移 case(sel) 8'h01: seg <= seg_table[data[3:0]]; 8'h02: seg <= seg_table[data[7:4]]; // ...其他位处理 endcase end

5. 实战调试经验分享

5.1 常见问题排查指南

全不亮：
- 检查74HC595的OE引脚是否接地
- 测量VCC电压（应在4.5-5.5V）
- 确认STCP是否有上升沿
显示错乱：
- 用示波器观察DS、SHCP、STCP时序
- 确认级联顺序是否正确
- 检查段码表是否与数码管类型匹配（共阳/共阴）
亮度不均：
- 调整扫描频率（通常1-5kHz）
- 检查限流电阻是否合适
- 确保每位数码管点亮时间相同

5.2 性能优化技巧

降低功耗：
- 在满足亮度前提下增大限流电阻
- 采用PWM调光技术
- 动态调整扫描频率
提高稳定性：
- 在SHCP和STCP信号上加入微小延时
- 对FPGA输出信号进行滤波
- 在PCB布局时缩短74HC595与数码管的距离
扩展功能：
- 添加亮度记忆功能
- 实现数码管动画效果
- 支持多组显示数据快速切换

6. 进阶应用：数字钟完整实现

将上述技术应用到数字钟设计，需要增加计时模块。以下是一个精简实现：

module timer( input clk_1s, output [31:0] time_data ); reg [3:0] sec, min, hour; always@(posedge clk_1s) begin sec <= sec + 1; if(sec == 9) begin sec <= 0; min <= min + 1; if(min == 59) begin min <= 0; hour <= hour + 1; end end end assign time_data = {hour/10, hour%10, min/10, min%10, sec/10, sec%10}; endmodule

结合前面的数码管驱动模块，就能实现完整的数字钟功能。我在实际项目中还添加了以下功能：