TMS320F2838x DMA配置与优化：从原理到嵌入式系统数据搬运实战

1. 项目概述：为什么DMA是嵌入式系统的“数据搬运工”？

在嵌入式系统开发，尤其是像TMS320F2838x这类高性能实时微控制器的应用中，CPU的算力是宝贵的核心资源。然而，很多应用场景，比如电机控制中的ADC采样、通信协议栈的数据收发、图像传感器的数据流处理，都伴随着大量、频繁且规律的数据搬运任务。如果让CPU亲自去执行这些“搬砖”工作，比如用软件循环从ADC结果寄存器读取数据再存入RAM，会占用大量时钟周期，导致CPU无法及时响应更关键的控制算法或中断事件，系统实时性大打折扣。

这时，直接存储器访问（DMA）模块的价值就凸显出来了。你可以把它想象成一个高度专业化、不知疲倦的“数据搬运工”。它的核心使命，就是在外设（如ADC、SPI、ePWM）和存储器（如RAM、Flash）之间，或者在存储器与存储器之间，建立一条直接的数据传输“高速公路”。这条路上没有CPU这个“交通警察”的指挥和参与，数据包按照预设的路线和规则自动、高速地流动。对于TMS320F2838x来说，其DMA模块提供了多达6个独立的通道，每个通道都能被配置为响应特定的事件（如ADC转换完成、SPI接收缓冲区满），然后自动执行一次复杂的数据搬运序列。

我过去在做一个多轴伺服驱动器项目时，就深刻体会到了DMA的威力。系统需要同时采集4路电机的电流、位置反馈，并通过CAN总线与上位机通信。如果没有DMA，光是ADC数据的搬运和CAN报文的组包/解包，就能吃掉近30%的CPU时间。引入DMA后，这些工作全部后台化，CPU只需在DMA搬运完一批数据后（通过中断通知）进行核心的FOC算法计算，系统响应速度和控制精度得到了质的提升。接下来，我就结合TMS320F2838x的DMA模块，拆解其架构、触发机制，并分享如何优化数据传输的实战经验。

2. DMA架构深度解析：从总线到触发源

要玩转DMA，首先得理解它的“身体构造”。TMS320F2838x的DMA模块并非一个简单的数据拷贝器，而是一个由精密的触发逻辑、地址控制状态机和总线仲裁机制构成的子系统。

2.1 核心总线与仲裁机制

DMA模块拥有自己独立的32位地址总线和32位数据读写总线。这意味着DMA传输可以与CPU（C28x核）和CLA（控制律加速器）并行工作，这是其高效的基础。但是，当多个“主设备”（DMA、CPU、CLA）同时想要访问同一个“从设备”（如某块特定RAM或某个外设寄存器）时，冲突就发生了。这时，总线仲裁器会根据一个固定的优先级顺序来裁决访问权。

根据手册，优先级从高到低依次为：DMA写 > DMA读 > CLA写 > CLA读 > CPU写 > CPU读。这个优先级设计是符合实时性需求的——DMA传输通常服务于对时序要求最苛刻的数据流（如ADC采样），必须保证其及时性，避免数据丢失。而CPU的写操作优先级高于读操作，则是为了保证关键控制指令（如更新PWM占空比）能尽快生效。

注意：这里有一个非常关键的“坑”。手册中特别警告，如果CPU正在对某个内存地址进行“读-修改-写”操作（例如，GPIO_DAT |= 0x01;），而DMA恰好在这条指令的“读”和“写”之间向同一地址写入数据，那么DMA的这次写入可能会被CPU随后的写操作覆盖而丢失。因此，必须避免CPU和DMA对同一内存位置进行混合写入。常见的做法是，为DMA设置专用的缓冲区，CPU只从该缓冲区读取处理后的数据，而不写入。

对于全局共享RAM（GSx RAM）的访问，仲裁机制是轮询（Round-Robin）方式，相对公平。而ADC结果寄存器则是个特例，它为CPU、CLA和DMA各自提供了副本，因此三者可以同时读取而无需任何仲裁和等待，这充分体现了对高速数据采集场景的优化。

2.2 灵活的触发源选择：让外设“叫醒”DMA

DMA是一个事件驱动的模块，它不会自己周期性地启动，必须等待一个“触发器”。TMS320F2838x为每个DMA通道提供了极其丰富的触发源选择，这是其灵活性的核心。

触发源的选择是一个两级配置过程：

1. 系统级选择：通过DMACHSRCSEL1和DMACHSRCSEL2寄存器，为每个通道（CHx）从庞大的外设信号池中选择一组信号源。这个池子几乎囊括了所有可能产生数据或需要数据的外设，从ADC的各个中断（ADCAINT1_DMA）、ePWM的SOC（Start-of-Conversion）信号（EPWM1_SOCA），到SPI的收发FIFO事件（SPIA_TXDMA）、CAN的消息对象中断（CANA_IF1），甚至外部GPIO中断（XINT1）等，总计超过200个选项。
2. 通道级选择：在CHx.MODE.PERINTSEL寄存器字段中，填入通道自身的编号（x）。这个设置将上述系统级选择的信号源，连接到该通道的内部触发逻辑上。

这种设计的好处是，你可以将同一个物理事件（例如EPWM1_SOCA）分配给多个DMA通道，让它们同时开始搬运不同目的地的数据（比如一路搬ADC结果，一路更新DAC输出），实现精确的同步操作。

当触发事件到来时，对应通道的PERINTFLG标志位会被置起。DMA的状态机在完成当前高优先级通道的传输后，会根据轮询或优先级规则来服务这个挂起的通道。一旦开始为该通道执行一次突发（Burst）传输，PERINTFLG标志位会被自动清除。这里有一个细节：如果在一个突发传输尚未完成时，又产生了新的触发事件，该事件会被记录，并在当前传输完成后得到服务。但如果连续堆积了超过一个未处理的触发事件（即前一个事件标志还未清除，又来了一个新事件），则会置起过载错误标志OVRFLG，这通常意味着CPU未能及时处理数据或DMA配置的吞吐量跟不上事件产生速率。

3. 地址指针与传输控制：DMA的“智能路径规划”

这是DMA最强大也最需要仔细理解的部分。它通过两级嵌套循环和一系列地址指针、步进寄存器，实现了复杂的数据搬运模式，远超简单的“从A地址复制N个字到B地址”。

3.1 两级循环：突发（Burst）与传输（Transfer）

DMA的传输过程可以理解为两个嵌套的循环：

• 突发循环（内循环）：由BURST_SIZE寄存器控制。每次接收到一个有效的通道触发事件，DMA就会执行一次突发传输，搬运BURST_SIZE + 1个字。这里的“字”可以是16位或32位，由MODE.DATASIZE决定。这是DMA响应事件的基本单位。
• 传输循环（外循环）：由TRANSFER_SIZE寄存器控制。一个完整的DMA传输（通常对应一次CPU中断）包含TRANSFER_SIZE + 1次突发传输。

例如，配置BURST_SIZE = 15（即16个字），TRANSFER_SIZE = 31（即32次突发）。那么一次完整的DMA传输将搬运 16字/突发 * 32突发 = 512个字的数据。之后，DMA会产生一次中断（如果使能了）通知CPU：“这一大块数据准备好了”。

3.2 三组地址指针与步进

为了实现数据重排和缓冲区管理，DMA为源地址和目标地址各维护了三组关键的指针和步进值：

1. 基础地址与突发步进：

   • SRC_ADDR_SHADOW/DST_ADDR_SHADOW：这是由软件设置的起始地址。在每次传输循环开始时，它们被复制到对应的ACTIVE寄存器中。
   • SRC_BURST_STEP/DST_BURST_STEP：在突发循环内部，每搬运一个字后，ACTIVE地址指针就加上这个步进值。通常，如果你是从一个连续的存储区搬运数据，这个值设为2（32位数据）或1（16位数据）。如果是从一个固定地址的外设��存器（如SPI接收缓冲寄存器）读数，这个值应设为0。

2. 传输步进与地址环绕：

   • SRC_TRANSFER_STEP/DST_TRANSFER_STEP：在传输循环内部，每次完成一个突发传输后，ACTIVE地址指针会先加上这个步进值，然后才进行下一个突发。这常用于访问间隔分布的数据。例如，你想从ADC结果寄存器数组（每个结果占一个字）中，每隔一个数据取一个样（即抽取），可以将BURST_SIZE设为0（每次突发取1个样），TRANSFER_SIZE设为需要的样本数减一，然后将SRC_BURST_STEP设为2。但更高效的做法可能是利用地址环绕。
   • SRC_WRAP_SIZE/DST_WRAP_SIZE和SRC_WRAP_STEP/DST_WRAP_STEP：这是实现乒乓缓冲区或环形缓冲区的关键。WRAP_SIZE定义了在多少次突发后，地址指针需要“绕回”。WRAP_STEP定义了绕回后，新的起始地址偏移量。
     • 乒乓缓冲：假设有两个缓冲区BufA和BufB，每个大小足够容纳一次传输循环的数据。可以设置WRAP_SIZE = 0（即每1次突发后环绕），WRAP_STEP等于缓冲区大小。这样，DMA会在BufA和BufB之间交替填充数据。CPU则处理另一个缓冲区，实现无冲突的数据交换。
     • 环形缓冲：设置WRAP_SIZE为一个较大的值，WRAP_STEP为0。当指针到达缓冲区末尾时，会自动回到开头，实现循环覆盖写入。

3.3 关键工作模式：单次与连续

• 单次模式（ONESHOT）：此模式默认为禁用（ONESHOT=0）。在此模式下，每个触发事件只引起一次突发传输（搬运BURST_SIZE+1个字）。之后，即使该通道还有未完成的传输循环次数（TRANSFER_COUNT未减到0），DMA也会转去服务其他通道。这保证了公平性，防止单个通道霸占总线。
• 连续模式（CONTINUOUS）：此模式默认为禁用（CONTINUOUS=0）。在此模式下，当一次完整的传输循环（所有突发完成）结束后，DMA通道会自动停止（RUNSTS清零），需要软件重新使能才能响应下一次触发。如果使能此模式（CONTINUOUS=1），则传输循环结束后通道保持使能状态，等待下一个触发事件，立即开始新一轮传输。这在需要不间断数据流的场景下非常有用。

配置心得：大多数应用场景下，建议保持ONESHOT=0，以维持系统整体的响应公平性。对于CONTINUOUS模式，要谨慎使用。如果你希望DMA填满一个缓冲区后产生中断，由CPU处理，处理完再启动下一次传输，那么应该禁用连续模式。如果你希望DMA永不停止地循环工作（例如用于一个实时数据流监视），则使能连续模式，并配合乒乓缓冲，让CPU始终有一个完整的缓冲区可用。

4. 数据传输优化实战与配置示例

理解了原理，我们来看如何配置一个典型的应用：使用DMA将ADC的转换结果自动搬运到RAM中的缓冲区，并采用乒乓缓冲机制供CPU处理。

4.1 场景与目标设定

假设我们使用TMS320F2838x的ADCA，序列器SEQ1在每次ePWM1的SOCA触发下，对4个通道进行采样。我们希望DMA在每次ADC转换完成后，自动将这4个结果（假设为16位）搬运到RAM中。我们开辟两个缓冲区AdcBufA[4]和AdcBufB[4]，实现乒乓操作。当DMA向BufA写入时，CPU处理BufB；下一次DMA则写入BufB，CPU处理BufA，如此循环。

4.2 寄存器配置详解

以下是基于TI的DriverLib库函数的配置思路和关键参数计算：

// 1. 初始化DMA模块（以CPU1的DMA为例） DMA_initModule(); // 2. 配置通道1（假设使用通道1） uint16_t dmaCh = DMA_CH1; // 3. 停止并清除通道状态 DMA_disableChannel(dmaCh); DMA_clearInterruptStatus(dmaCh, DMA_INT_ERR | DMA_INT_DONE); // 4. 配置触发源：ADCA的序列器1中断 // 首先，需要通过系统配置寄存器选择触发源，这里假设已通过其他方式将ADCAINT1映射到DMA触发源索引1 // 然后设置通道模式寄存器中的PERINTSEL DMA_setPeripheralSelectionNumber(dmaCh, 1); // 对应 ADCAINT1_DMA // 5. 配置地址指针和步进 // 源地址：ADC结果寄存器ADCA的RESULT1（假设4个结果在RESULT1-RESULT4） volatile uint16_t *adcResultBase = (uint16_t *)&AdcaResultRegs.ADCRESULT1; DMA_setSrcStartAddress(dmaCh, (uint32_t)adcResultBase); // 突发步进：ADC结果寄存器是连续的，每个结果占一个16位字，所以步进为1（以16位地址计） DMA_setSrcBurstStep(dmaCh, DMA_ADDR_STEP_1); // 传输步进：每次突发后，源地址不变（因为总是从这4个固定寄存器读） DMA_setSrcTransferStep(dmaCh, DMA_ADDR_STEP_0); // 目标地址：指向缓冲区A的起始地址 uint16_t *pingPongBuf[2] = {AdcBufA, AdcBufB}; DMA_setDestStartAddress(dmaCh, (uint32_t)pingPongBuf[0]); // 突发步进：在目标RAM缓冲区中，我们是连续存放，步进为1 DMA_setDestBurstStep(dmaCh, DMA_ADDR_STEP_1); // 传输步进：每次突发后，目标地址需要跳到另一个缓冲区。两个缓冲区各4个字，所以地址步进为4。 // 但注意，这里我们使用地址环绕（Wrap）功能来实现乒乓，所以传输步进设为0，用Wrap Step实现跳转。 DMA_setDestTransferStep(dmaCh, DMA_ADDR_STEP_0); // 6. 配置缓冲区大小与环绕（实现乒乓） // 突发大小：每次触发搬运4个ADC结果字 DMA_setBurstSize(dmaCh, 3); // 3 表示 3+1 = 4 个字 // 传输大小：我们希望每次传输循环只包含1次突发（因为每次ADC转换完成只产生4个数据） // 然后通过环绕，在两次传输后切换缓冲区。但更常见的做法是：设置传输大小为1（即2次突发为一个循环）， // 并在第一次突发后环绕。这里我们采用另一种思路：设置传输大小为0（1次突发），但使能连续模式，通过中断在软件中切换目标地址。 // 为了演示Wrap功能，我们采用手册推荐的乒乓方式： // 设置传输大小 = 1 (即2次突发为一个传输循环) DMA_setTransferSize(dmaCh, 1); // 设置目标地址环绕大小 = 0 (即每1次突发后，检查环绕条件) DMA_setDestWrapSize(dmaCh, 0); // 设置目标地址环绕步进 = 8 (以16位地址计)。因为每个缓冲区4个16位字，两个缓冲区间隔8个地址单位。 // 当环绕发生时，目标起始地址会加上这个步进，从而在BufA和BufB之间切换。 DMA_setDestWrapStep(dmaCh, 8); // 7. 配置工作模式 DMA_ChannelMode dmaMode; dmaMode.size = DMA_SIZE_16BIT; // 数据大小为16位，与ADC结果一致 dmaMode.burstOrder = DMA_BURST_ORDER_0; // 顺序传输 dmaMode.continuous = DMA_CONTINUOUS_DISABLE; // 传输循环完成后停止，等待软件重新使能 dmaMode.oneShot = DMA_ONE_SHOT_DISABLE; // 每个触发只搬运一次突发 dmaMode.peripheralInt = DMA_PERIPHERAL_INT_ENABLE; // 使能外设触发 dmaMode.chIntMode = DMA_CH_INT_END_OF_TRANSFER; // 在传输循环结束时产生中断（即搬运完2次突发，填满一个缓冲区后） DMA_setChannelMode(dmaCh, &dmaMode); // 8. 使能DMA通道中断（连接到PIE） DMA_enableInterrupt(dmaCh, DMA_INT_DONE); // 使能传输完成中断 Interrupt_register(INT_DMA_CH1, &dmaIsr); // 注册中断服务函数 Interrupt_enable(INT_DMA_CH1); // 9. 最后，使能通道 DMA_enableChannel(dmaCh);

4.3 中断服务函数（ISR）设计

在DMA传输完成中断中，我们需要切换CPU当前处理的缓冲区指针，并重新使能DMA通道（因为我们在��续模式下禁用了它，以等待CPU处理）。

__interrupt void dmaIsr(void) { static uint16_t currentProcBuf = 1; // 当前CPU正在处理的缓冲区索引，初始指向BufB // 1. 清除DMA中断标志 DMA_clearInterruptStatus(DMA_CH1, DMA_INT_DONE); // 2. 切换处理缓冲区 // 此时，DMA刚刚填满的缓冲区是 (currentProcBuf ^ 1) uint16_t *freshDataBuf = pingPongBuf[currentProcBuf ^ 1]; // 进行数据处理... (例如，计算平均值，进行PID反馈等) processAdcData(freshDataBuf); // 3. 为DMA设置下一个目标起始地址（如果需要，也可以由Wrap自动完成） // 由于我们配置了DestWrapStep，DMA会自动在BufA和BufB间切换，所以理论上无需在ISR中修改地址。 // 但为了确保同步，可以在第一次初始化时设置好BufA，之后由硬件自动切换。 // 更关键的是，如果禁用了CONTINUOUS模式，需要重新使能通道以等待下一次触发。 DMA_enableChannel(DMA_CH1); // 4. 更新当前处理缓冲区索引 currentProcBuf ^= 1; // 5. 确认PIE组中断 Interrupt_clearACKGroup(INTERRUPT_ACK_GROUP9); // DMA CH1属于PIE GROUP 9 }

5. 性能调优与常见问题排查

5.1 吞吐量计算与优化

DMA的吞吐量并非理论上的总线带宽。手册给出了关键参数：在无仲裁冲突的情况下，每个字的传输需要3个时钟周期。此外，每个突发传输开始时有1个周期的延迟，从高优先级通道中断返回也有1个周期延迟。

优化计算示例： 假设系统时钟SYSCLK = 200 MHz，我们需要用DMA将一块1024个16位字的数据从GS0 RAM搬运到GS1 RAM。

• 方案A（低效）：配置为BURST_SIZE=0（每次突发1个字），TRANSFER_SIZE=1023。总耗时约为1024次突发 * [(3周期/字 * 1字/突发) + 1周期启动延迟] = 1024 * 4 = 4096周期。换算成时间：4096 / 200e6 = 20.48 µs。
• 方案B（高效）：配置为BURST_SIZE=31（每次突发32个字），TRANSFER_SIZE=31（32次突发）。总耗时约为32次突发 * [(3周期/字 * 32字/突发) + 1周期启动延迟] = 32 * 97 = 3104周期。时间：3104 / 200e6 = 15.52 µs。
• 方案C（最优-32位）：如果数据允许，配置为32位数据宽度（DATASIZE=32）。那么1024个16位字相当于512个32位字。配置BURST_SIZE=15（每次突发16个32位字，即32个16位字），TRANSFER_SIZE=31（32次突发）。总耗时约为32次突发 * [(3周期/字 * 16字/突发) + 1周期启动延迟] = 32 * 49 = 1568周期。时间：1568 / 200e6 = 7.84 µs。

结论：尽可能使用大的突发尺寸和32位数据宽度，可以显著减少启动延迟带来的开销，提升吞吐量。

5.2 常见问题排查表

在实际调试中，DMA问题通常表现为数据错误、传输不完成或中断不触发。下面是一个快速排查指南：

5.3 高级技巧：利用通道优先级与单次模式

• 通道1高优先级模式：通过配置DMACTRL[CH1PRIORITY]位，可以使通道1拥有绝对优先级。当通道1有触发请求时，它会立即中断当前正在进行的任何其他通道的传输，抢占DMA总线。这对于传输对实时性要求极高的关键数据（如紧急保护信号）非常有用。但需谨慎使用，因为它会阻塞其他通道，可能引发其他数据流的延迟。
• 单次模式（ONESHOT）的妙用：虽然默认禁用以保证公平，但在某些场景下使能ONESHOT很有用。例如，你需要DMA在一次触发内，不可中断地搬运一大段连续数据（比如初始化时从Flash拷贝大量数据到RAM）。此时使能ONESHOT，并设置好BURST_SIZE和TRANSFER_SIZE，DMA会一次性完成所有传输，最大化总线利用率，减少总耗时。完成后记得再禁用它，以免影响其他周期性任务。

调试DMA时，我习惯使用芯片的GPIO引脚作为“逻辑分析仪”。在DMA传输开始和结束的位置，或者在中斷服务程序入口出口，用GPIO_setPin和GPIO_clearPin来翻转一个引脚的电平。然后用示波器观察这些脉冲，可以非常直观地看到DMA的触发频率、传输耗时以及中断响应时间，这对于验证配置和优化性能至关重要。