当前位置：首页 > news >正文

深入解析EDMA3TC寄存器：配置、状态监控与错误处理实战指南

news 2026/7/22 1:42:36

1. 项目概述与EDMA3TC核心价值

在嵌入式系统开发，尤其是基于德州仪器（TI）C6000系列DSP或Sitara系列处理器的项目中，高效的数据搬运是决定系统性能上限的关键。CPU如果深陷于数据拷贝的泥潭，再强的算力也无从发挥。这时，直接内存访问（DMA）技术就成了我们的“性能救星”。而TI平台上的EDMA3（Enhanced Direct Memory Access 3），更是将DMA的能力推向了新的高度。它不仅仅是一个简单的数据搬运工，更是一个拥有复杂调度、优先级管理和多维传输能力的智能数据引擎。

在这个智能引擎中，传输控制器（EDMA3 Transfer Controller, EDMA3TC）扮演着最终执行者的角色。如果说EDMA3的通道控制器（CC）是负责接收任务、排兵布阵的“司令部”，那么TC就是冲锋陷阵、直接与内存和外设总线打交道的一线“作战单元”。我们通过配置一系列参数（PaRAM）来定义一个传输任务，CC将其派发给TC，TC则负责将其拆解成具体的读/写命令，高效地完成数据搬运。

然而，仅仅会配置参数是远远不够的。当系统复杂、数据流交错时，传输可能停滞、可能出错，如何洞察TC内部的实时状态，如何精准定位并恢复错误，就成了区分普通开发者和资深系统调优专家的分水岭。这一切的奥秘，都藏在EDMA3TC那一组组内存映射寄存器（Memory-Mapped Registers, MMR）里。这些寄存器是我们与TC硬件直接对话的窗口，是进行深度调试、性能优化和鲁棒性设计的基石。理解它们，意味着你从DMA的“使用者”变成了“驾驭者”。

本文将深入解析EDMA3TC的核心寄存器组，聚焦于配置、状态监控与错误处理这三个实战中最关键的环节。我不会照本宣科地罗列寄存器手册，而是结合我多年在音视频编解码、雷达信号处理等项目中调试EDMA3的经验，带你理解每个寄存器位域背后的设计意图、实战中的配置要点，以及当红灯亮起（错误发生）时，如何像侦探一样根据寄存器线索快速破案。无论你是正在学习EDMA3的新手，还是希望优化现有系统稳定性的老手，这篇文章都将提供可直接用于调试的“地图”和“工具”。

2. EDMA3TC寄存器全景与访问基础

在深入每个寄存器之前，我们有必要先建立对EDMA3TC寄存器布局的整体认知，并了解安全访问它们的基本原则。这就像在进入一个复杂的实验室之前，先看清楚安全须知和仪器总览图。

2.1 寄存器地图与分类

根据TI的技术参考手册（SPRUH81C），EDMA3TC的寄存器被映射到处理器的统一内存地址空间中。每个物理的TC实例（例如TC0， TC1）都有一套独立的寄存器组，其基地址由具体的器件数据手册决定。例如，在TMS320C6678上，TC0和TC1的寄存器基址通常是不同的。

这些寄存器并非杂乱无章，它们按照功能被清晰地分为以下几大类，这个分类逻辑也反映了TC内部的工作流程：

标识与配置寄存器：用于识别TC版本和配置其静态工作参数。
- REVID：版本标识寄存器。只读，用于确认TC的硅版本，在驱动兼容性检查时有用。
- TCCFG：配置寄存器。通常只读或仅在系统初始化时由Bootloader配置，定义了TC的硬件特性，如总线宽度、FIFO深度。
状态监控寄存器：实时反映TC内部流水线和队列的工作状态，是调试的“仪表盘”。
- TCSTAT：通道状态寄存器。这是最重要的状态寄存器之一，它告诉你TC的“程序集”、“源活动集”和“目标FIFO”是否忙碌，以及目标FIFO中有多少个传输请求（TR）在排队。
错误处理寄存器组：这是本文的重点，一套协同工作的寄存器，用于捕获、使能、清除和诊断传输错误。
- ERRSTAT：错误状态寄存器。哪个错误发生了，一目了然。
- ERREN：错误使能寄存器。决定哪些错误能触发中断。
- ERRCLR：错误清除寄存器。用于手动清除错误状态位。
- ERRDET：错误详情寄存器。错误“案发现场”的详细信息，如出错时的TCC码、权限ID等。
- ERRCMD：错误中断命令寄存器。可以手动触发错误中断线评估。
传输控制寄存器：这部分寄存器通常只读，用于高级调试。它们镜像了当前正在被TC处理的传输请求（TR）的参数。TC内部有三类寄存器集：
- 程序寄存器集：由CC编程，软件不可直接访问，是TC从CC接收TR的入口。
- 源活动寄存器集：反映正在执行“读操作”的TR的状态（SAOPT， SASRC， SACNT等）。
- 目标FIFO寄存器集：反映正在“写队列”中等待或正在执行写操作的TR的状态（DFOPTn， DFDSTn， DFCNTn等）。n的数量由TCCFG.DREGDEPTH决定，表示FIFO深度。
性能调节寄存器：
- RDRATE：读命令速率寄存器。用于控制TC发出读命令的间隔，调节对源端内存的访问压力，避免总线拥塞。

2.2 寄存器访问的注意事项与安全实践

访问这些寄存器不是无风险的。错误的访问可能导致TC行为异常，甚至系统死锁。以下是几个必须牢记于心的要点：

警告：绝对不要访问手册未列出的或标记为“Reserved”的寄存器偏移地址。这些区域可能未实现，访问它们可能引发不可预知的行为，包括但不限于数据损坏、总线错误或系统锁定。手册中Table 15-64明确列出了所有有效的寄存器偏移，请严格以此为准。

访问方式：在C代码中，我们通常通过定义指向TC寄存器基地址的结构体指针来访问。例如：

typedef volatile struct edma3tc_regs { uint32_t REVID; // 0x00 uint32_t TCCFG; // 0x04 // ... 其他寄存器定义 uint32_t TCSTAT; // 0x100 uint32_t ERRSTAT; // 0x120 uint32_t ERREN; // 0x124 // ... 以此类推 } edma3tc_regs_t; // 假设tc0_base是TC0的物理基址映射后的虚拟地址 edma3tc_regs_t *tc0 = (edma3tc_regs_t *)tc0_base; // 读取状态 uint32_t status = tc0->TCSTAT; // 使能总线错误中断 tc0->ERREN = 0x1; // 仅使能BUSERR位

位域操作：在设置或清除特定比特位时，务必使用“读-修改-写”模式，避免影响其他位。例如，要清除ERRSTAT中的BUSERR位，应该：

// 正确做法：读-修改-写 uint32_t reg_val = tc0->ERRSTAT; // 读取当前值 reg_val &= ~(1 << 0); // 清除BIT0 (BUSERR)，假设BIT0是BUSERR tc0->ERRCLR = reg_val; // 写入清除寄存器（注意：ERRCLR是写1清除对应位，但这里演示的是通用方法） // 对于ERRCLR，更直接的方式是：tc0->ERRCLR = (1 << 0); // 向BIT0写1以清除ERRSTAT中的BUSERR位

初始化顺序：在系统启动初期，通常先配置CC（通道控制器），再确认TC的静态配置（TCCFG）。错误处理寄存器（ERREN）的初始化也应在传输开始前完成，以便及时捕获错误。

3. 核心配置与状态寄存器深度解析

掌握了全景图后，我们开始深入最重要的几个寄存器。我会从实战角度，解释每个关键位域的含义，以及你会在什么场景下需要与它打交道。

3.1 TCCFG：硬件能力与配置锁定

TCCFG寄存器是一个只读寄存器（在某些早期版本中可能是只读的），它告诉我们这个TC实例的硬件“天赋”是什么。你无法改变它，但必须了解它，因为你的软件设计必须与之匹配。

FIFOSIZE：这是TC内部FIFO的大小。它决定了TC��次性能缓存多少数据。例如，FIFOSIZE=2表示128字节FIFO。在进行大数据量传输时，更大的FIFO有助于平滑总线访问，避免因目标端未就绪导致的流水线停顿。在调试性能问题时，如果发现TC吞吐量上不去，可以结合总线利用率，看看是否是FIFO大小成了瓶颈。
BUSWIDTH： TC连接的系统总线宽度。0表示32位，1表示64位。这是一个至关重要的信息！它决定了你进行传输时源地址和目的地址的对齐要求。例如，在64位总线宽度的TC上，最优性能通常要求访问64位对齐的地址。不对齐的访问虽然可能被硬件支持，但会拆分成多个周期，降低效率。
DREGDEPTH：目标寄存器FIFO的深度。它定义了有多少个传输请求（TR）可以在TC的写队列中排队。例如，深度为4意味着TC可以同时管理最多4个处于“写阶段”的TR。这个参数直接影响TC的并发处理能力和流水线深度。在配置链式传输或链接传输时，需要考虑到这个深度，避免队列被填满导致后续传输请求被阻塞。

实战心得：在系统设计初期，就应该查阅数据手册，确认每个TC的TCCFG。例如，你可能将高带宽、大数据量的任务（如视频帧搬运）分配给BUSWIDTH为64位、FIFOSIZE较大的TC0；而将一些零散的低带宽任务分配给配置稍低的TC1。这叫“知人善任”。

3.2 TCSTAT：传输控制器的“生命体征监视器”

TCSTAT寄存器是你的第一道调试防线。当传输没有按预期发生时，首先就应该查看它。

PROGBUSY：程序集忙标志。如果此位为1，表示TC的程序寄存器集正在被CC编程（即一个TR正在被加载），此时CC无法向此TC提交新的TR。在连续触发传输的场景下，如果发现事件丢失，可以检查此位是否长时间为1，这可能意味着TC处理速度跟不上事件产生速度，或者CC到TC的路径有瓶颈。
SRCACTV：源活动状态。为1表示TC正在忙于执行一个读事务（从源地址读取数据到内部FIFO）。这是传输正在进行的明确信号。
DSTACTV：目标活动状态。这个3位字段（对于深度为4的FIFO）指示当前目标FIFO中有多少个TR。0表示FIFO空，4表示FIFO满。这是一个极其有用的调试信息！
- 如果DSTACTV一直为0，但SRCACTV在变化：这可能表示读出的数据没有进入写队列，或者写操作瞬间完成（可能性较小），也可能是配置错误导致没有生成写请求。
- 如果DSTACTV长时间为4（满）：说明写端（目的设备或内存）响应太慢，或者总线被占用，导致写操作堆积。这是系统性能瓶颈的一个明显标志。
WSACTV：写状态活跃。为1表示TC尚未收到之前发出的所有写命令的完成状态。在正常流水中，此位可能会短暂置1。但如果长时间为1，可能意味着目标设备没有返回写响应，发生了总线超时错误（这类错误通常会在ERRSTAT中反映出来）。
DFSTRTPTR：目标FIFO起始指针。用于高级调试，指示FIFO中头部条目的偏移。在普通调试中较少直接使用。

排查流程示例：假设你配置了一个DMA传输，但数据没有到达目的地。

首先，检查TCSTAT。
如果PROGBUSY=1且SRCACTV=0，说明TR可能还未被完全加载或启动，需要回头检查CC的事件触发和队列映射。
如果SRCACTV=1但DSTACTV=0，说明TC在读数据，但没有产生写操作。这强烈提示传输参数配置可能有问题，例如目的地址模式（DAM）配置错误，或者链接到了空参数集（NULL PaRAM）。
如果DSTACTV卡在某个大于0的值不变，同时WSACTV=1，很可能遇到了总线错误或目的端错误，应立即检查ERRSTAT寄存器。

4. 错误处理寄存器组：系统的“黑匣子”与“急救箱”

错误处理是EDMA3TC寄存器设计的精华所在。一套完整的错误捕获、报告和清除机制，是系统稳定运行的保障。这组寄存器就像一个飞机的黑匣子，记录了错误发生时的关键信息。

4.1 ERRSTAT与ERREN：错误灯塔与警报开关

ERRSTAT寄存器是错误状态的集中展示区。任何错误发生，对应的位就会被硬件置1，并且只要不手动清除，它会一直保持为1。主要错误类型包括：

BUSERR：总线错误。这是最常见的错误之一。当TC向一个无效的、受保护的或不存在的内存地址发起读/写访问，或者目标设备返回错误响应（如超时、权限错误）时，此位置1。这是硬件层面的访问违规标志。
TRERR：传输请求错误。当CC提交给TC的传输请求（TR）本身不合法时触发。例如：
- 在常量地址模式下（SAM或DAM=1），传输的字节数（ACNT）不是FIFO宽度（FWID）的整数倍。
- 传输计数ACNT或BCNT被错误地配置为0。
- 这是一个在TR提交阶段就能被TC发现的参数错误。
MMRAERR：内存映射寄存器地址错误。当软件（CPU）试图访问一个TC寄存器空间中未定义或保留的地址时触发。这通常是软件bug，比如指针计算错误或寄存器地址映射不对。

ERREN寄存器是ERRSTAT的“搭档”。它决定了ERRSTAT中的哪些位，在置1时会触发EDMA3TC向系统产生一个错误中断请求。默认情况下，所有错误中断都是关闭的。在初始化TC时，强烈建议至少使能BUSERR和TRERR的中断，这样一旦发生严重错误，CPU能通过中断服务程序及时响应，而不是让错误悄无声息地导致数据错误或系统挂起。

配置示例：tc->ERREN = (1 << 0) | (1 << 2); // 使能BUSERR和TRERR中断

4.2 ERRDET：错误现场的“指纹”

当BUSERR或TRERR发生时，仅仅知道“出错了”是不够的，我们还需要知道“谁出的错”以及“出了什么错”。ERRDET寄存器就是为这个目的而生的。它会锁存错误发生时的关键上下文信息：

STAT：事务状态码。这是最核心的信息，直接来自总线返回的错误响应。
- 1h/9h：读/写地址错误。访问了非法地址。
- 2h/Ah：读/写权限错误。访问了当前权限级别（PRIV/PRIVID）不允许访问的区域。
- 3h/Bh：读/写超时错误。目标设备未在规定时间内响应。常见于访问未初始化的外设或地址映射错误。
- 4h/Ch：读/写数据错误。数据校验错误等。
- 7h/Fh：读/写独占操作错误。与原子操作相关。
TCC：传输完成代码。锁存了出错的那个TR所配置的TCC值（来自PaRAM的OPT参数）。这是将错误关联回具体DMA通道的关键！通过这个TCC值，你可以在CC的中断状态寄存器中定位到是哪个通道的传输出了问题。
TCINTEN/TCCHEN：锁存了出错TR的中断使能和链式使能位。这有助于判断该传输是否本应产生中断或触发链式传输。

ERRDET寄存器有一个重要特性：它的内容在BUSERR被清除（通过ERRCLR）之前会一直保持。但对于MMRAERR和TRERR，ERRDET可能不更新或更新为不确定值。因此，在错误中断服务程序中，应该先读取ERRDET的值保存下来，再进行错误清除。

4.3 ERRCLR与ERRCMD：错误恢复控制

错误发生后，需要清除错误状态，才能让TC恢复正常工作，或重新接��新的传输请求。

ERRCLR：错误清除寄存器。向某一位写1，可以清除ERRSTAT中对应的错误状态位。
- 关键区别：向BUSERR位写1，会同时清除ERRSTAT.BUSERR和ERRDET寄存器。而向TRERR或MMRAERR位写1，只会清除ERRSTAT中的对��位，不会清除ERRDET（如果ERRDET有值的话）。
- 操作顺序建议：在错误处理ISR中，先读取并保存ERRSTAT和ERRDET，然后再向ERRCLR写入相应的值来清除错误标志。这避免了在诊断过程中状态被改变。
ERRCMD：错误中断命令寄存器。它只有一个有效位EVAL。向EVAL写1会强制TC评估当前的ERRSTAT状态。如果任何被ERREN使能的错误位为1，TC会立即产生一个错误中断脉冲。这个功能主要用于测试中断通路，或者在特定调试场景下手动触发中断。

4.4 错误处理实战流程与代码示例

假设我们已使能了BUSERR中断，并编写了中断服务程序。以下是典型的处理流程：

// EDMA3TC 错误中断服务程序示例 void EDMA3TC_ErrorIsr(int tc_id) { volatile edma3tc_regs_t *tc = get_tc_base(tc_id); // 获取TC寄存器基址指针 uint32_t err_stat = tc->ERRSTAT; uint32_t err_det = tc->ERRDET; uint32_t clear_mask = 0; // 记录错误日志，包含TC ID， err_stat， err_det log_error("TC%d Error: STAT=0x%08X, DET=0x%08X\n", tc_id, err_stat, err_det); if (err_stat & (1 << 0)) { // BUSERR uint8_t error_code = (err_det >> 0) & 0xF; // 提取STAT字段 uint8_t tcc_code = (err_det >> 8) & 0x3F; // 提取TCC字段 log_error(" BUSERR Detail: TCC=%d, ErrorCode=0x%X\n", tcc_code, error_code); // 根据TCC找到对应的通道，进行更精细的错误处理或恢复 handle_bus_error_by_tcc(tcc_code, error_code); clear_mask |= (1 << 0); // 准备清除BUSERR，这会同时清除ERRDET } if (err_stat & (1 << 2)) { // TRERR log_error(" TRERR: Invalid transfer request detected.\n"); // 检查PaRAM配置，特别是ACNT/BCNT和FWID对齐 clear_mask |= (1 << 2); // 准备清除TRERR } if (err_stat & (1 << 3)) { // MMRAERR log_error(" MMRAERR: Software accessed invalid TC register address.\n"); // 严重软件bug，需要检查代码中访问TC寄存器的指针计算 clear_mask |= (1 << 3); // 准备清除MMRAERR } // 执行清除操作 if (clear_mask) { tc->ERRCLR = clear_mask; } // ... 其他必要的系统级错误恢复操作 }

避坑指南：

错误中断使能时机：一定要在启动任何DMA传输之前使能ERREN。否则，早期发生的错误可能无法触发中断，导致问题被掩盖。
ERRDET的时效性：对于BUSERR，ERRDET保存的是第一个BUSERR发生时的现场。如果连续发生多个BUSERR，只有第一个会被记录。因此，错误ISR应尽快处理并清除。
中断共享：一个TC通常只有一个错误中断线，它汇总了所有使能的错误类型。你的ISR必须通过读取ERRSTAT来区分具体是哪种错误。
链接传输与错误：如果一个链式传输中的某个中间TR发生错误，整个链可能会停止。错误处理中需要根据TCC判断错误发生在链的哪个环节，并决定是重置整个链还是跳过错误环节。

5. 传输控制寄存器：透视流水线的内部运作

源活动寄存器和目标FIFO寄存器集是只读的调试视图。在绝大多数正常应用中，你不需要直接读写它们。但它们对于深度调试复杂传输问题来说是无价之宝。当逻辑分析仪和CC寄存器都无法告诉你数据卡在哪里时，这些寄存器能提供TC内部的瞬时快照。

5.1 源活动寄存器集：当前“读操作”的实时参数

当TCSTAT.SRCACTV=1时，说明TC正在处理一个读传输。此时，以下寄存器反映了当前正在被处理的TR的实时状态：

SAOPT：镜像了当前TR的OPT参数，包括TCC、TCINTEN、TCCHEN、FWID、PRI、SAM、DAM。你可以在这里验证TC实际使用的参数是否与你编程的PaRAM一致。
SASRC：实时变化的源地址。随着读操作的进行，这个地址会根据SAM（源地址模式）递增或回绕。观察它的变化可以确认读操作是否在正常推进。
SACNT：实时变化的剩余计数。高16位是剩余的BCNT（数组个数），低16位是当前数组内剩余的ACNT（字节数）。这是判断传输进度的最直接指标。如果它卡住不变，结合TCSTAT，就能判断是读端还是写端出了问题。
SABIDX：源和目的B索引。SRCBIDX是有效的，表示源数组间的间隔。DSTBIDX则总是读为0，因为目的地址信息在目标FIFO集中。
SACNTRLD： ACNT的重载值。即PaRAM中初始的ACNT值。用于在完成一个数组传输后，重新加载SACNT.ACNT字段。
SASRCBREF：当前正在读取的数组的起始源地址（B参考地址）。在二维传输中，每完成一个ACNT数组，源地址会根据SRCBIDX跳转，这个寄存器反映了当前数组的起点。

5.2 目标FIFO寄存器集：写队列的深度洞察

目标FIFO寄存器集有多个（由TCCFG.DREGDEPTH决定），每个对应FIFO中的一个槽位。TCSTAT.DFSTRTPTR和DSTACTV可以告诉你哪个槽位是当前活跃的头部。

DFOPTn, DFDSTn, DFCNTn, DFBIDXn：这些寄存器镜像了排队在目标FIFO中等待写入的TR的参数。DFCNTn中的ACNT和BCNT表示待写入的剩余数据量。DFDSTn是当前要写入的目的地址。
关键对比：SACNT表示待读取的剩余量，而DFCNTn表示待写入的剩余量。在正常流水线中，DFCNTn的减少通常滞后于SACNT。如果发现SACNT已归零但DFCNTn还很大，说明读很快，但写很慢，瓶颈在写端总线或目标设备。

调试案例：一次视频处理中，DMA传输帧数据出现花屏。检查CC参数无误，事件正常触发。

查看TCSTAT，发现SRCACTV周期性活跃，但DSTACTV经常为0或1，且WSACTV偶尔长时间为1。
当WSACTV=1时，立刻读取ERRSTAT，发现BUSERR置位。
读取ERRDET，发现STAT=0xB（写超时），TCC=25。
根据TCC=25，定位到是用于写入显示缓冲器的DMA通道。
检查显示控制器（目的设备）的配置和时钟，发现其初始化序列有误，导致其本地内存未就绪，对DMA写请求无响应。
修正显示控制器配置后，错误消失，传输正常。

这个案例展示了如何从状态寄存器（TCSTAT）发现异常，通过错误寄存器（ERRSTAT,ERRDET）定位错误类型和关联通道，最终找到根本原因。

6. 高级调试技巧与性能调优

掌握了寄存器的基本操作后，我们可以利用它们进行更高级的调试和性能优化。

6.1 利用RDRATE调节总线压力

RDRATE寄存器是一个容易被忽略但很有用的性能调优工具。它控制TC发出两个读命令之间的最小空闲周期数。增加这个值可以降低TC对源端内存或总线带宽的占用率。

适用场景：

共享总线仲裁：当TC与CPU或其他主设备（如另一个DMA）激烈竞争同一内存控制器或总线时，过高的读请求率可能导致CPU访问延迟大增，影响实时任务。适当增加RDRATE可以平滑TC的访问，为其他主设备留出喘息之机。
功耗敏感应用：降低访问频率可以降低动态功耗。
调试总线错误：如果怀疑是因总线过载导致的间歇性超时错误，可以尝试增大RDRATE，看错误是否消失。

注意事项：手册明确指出，RDRATE的值在应用中是静态的，不建议在传输过程中动态修改。最佳实践是在系统初始化阶段，根据整体带宽评估和分配，为每个TC设定一个合适的值。例如，对于负责后台内存拷贝的低优先级TC，可以设置较大的RDRATE（如4，即16个周期）；对于服务高吞吐量外设的前台TC，则设置为0（尽可能快）。

6.2 系统级调试清单

当EDMA3传输出现问题时，可��遵循一个从外到内、从软到硬的排查清单，而TC寄存器是其中关键的一环：

传输未启动：
- [ ] 检查CC：事件是否已捕获（ER）？事件是否已使能（EER）？通道是否未屏蔽（EER/HIER）？参数RAM（PaRAM）是否已正确配置并链接？
- [ ] 检查TC：TCSTAT.PROGBUSY是否为0（允许新TR）？TCSTAT.SRCACTV是否从未变为1？
传输启动但未完成/数据错误：
- [ ] 检查TC状态：TCSTAT.SRCACTV和DSTACTV是否在变化？SACNT和DFCNTn是否在递减？
- [ ] 检查错误寄存器：ERRSTAT是否有位被置1？如有，立即检查ERRDET获取详情。
- [ ] 检查地址与对齐：源/目的地址是否在有效范围内？是否满足总线宽度对齐要求（特别是BUSWIDTH=64时）？在常量地址模式下，ACNT是否是FWID的整数倍？
- [ ] 检查内存保护：SAMPPRXY/DFMPPRXYn中的PRIV和PRIVID是否与目标内存区域的访问权限匹配？是否可能触发了权限错误（ERRDET.STAT = 2h/Ah）？
中断未产生：
- [ ] 检查参数配置：PaRAM中的OPT.TCINTEN是否置1？
- [ ] 检查CC中断使能：CC的IER中对应TCC的位是否使能？
- [ ] 检查TC错误中断：ERREN是否使能了相关错误？ERRSTAT是否有错误但中断未触发？
- [ ]检查Shadow Region：如果使用影子区域中断，务必确认DRAE（DMA区域访问使能寄存器）中对应TCC的位也已使能。这是新手常踩的坑！
性能不达标：
- [ ] 监控TCSTAT.DSTACTV：是否经常为满？如果是，写端是瓶颈。考虑优化目的设备，或使用更快的存储器。
- [ ] 检查总线利用率：使用处理器性能计数器或分析工具，查看TC所在总线的占用率。
- [ ] 调整RDRATE：尝试调节读速率，看是否能改善整体系统延迟或吞吐量。
- [ ] 优化参数：使用更大的ACNT/BCNT以减少传输请求数量；合理使用二维传输和链接来减少CC和TC之间的交互开销。

6.3 实操心得：寄存器调试的“望闻问切”

望：首先用调试器或通过内存映射读取整个TC寄存器块，做一个快照。观察TCSTAT、ERRSTAT、SACNT、DFCNT0等关键寄存器的值，形成一个初步印象。
闻：结合系统日志和错误报告。如果触发了错误中断，你的ISR日志（包含ERRDET）就是最重要的线索。
问：向自己提问：传输卡在哪个阶段？（看SRCACTV/DSTACTV）。是参数错误还是运行时错误？（看ERRSTAT是TRERR还是BUSERR）。错误和哪个通道相关？（看ERRDET.TCC）。
切：根据判断进行干预。如果是参数错误，修改PaRAM配置。如果是总线错误，检查地址映射和权限。如果是性能问题，调整RDRATE或优化传输参数。