当前位置：首页 > news >正文

深入解析DMA中断、调试与内存保护机制，提升嵌入式系统数据传输效率与可靠性

news 2026/7/22 13:01:20

1. 项目概述与DMA核心价值

在嵌入式系统开发，尤其是涉及高速数据流处理的场景里，CPU的时间是比黄金还宝贵的资源。想象一下，你正在设计一个音频处理系统，麦克风源源不断地送来16位、48kHz的采样数据。如果让CPU亲自去搬运每一个2字节的样本，它几乎什么都别干了，全在忙于执行“从外设寄存器读到内存”这条简单的指令。这种“杀鸡用牛刀”的方式，不仅效率低下，更会严重影响系统的实时响应能力。这时，DMA（直接内存访问控制器）的价值就凸显出来了。它就像一个专业、高效的物流调度中心，一旦你（CPU）告诉它货物的起点（源地址）、终点（目的地址）和数量（传输计数），它就能独立完成整批货物的搬运，而你只需要在它开始前下达指令，在它完成后验收结果即可。

我接触过不少TI的微控制器，其内置的DMA模块功能之强大、设计之精细，常常让我感叹。它远不止是一个简单的“数据搬运工”。一个成熟的DMA控制器，比如资料中提到的这个模块，其设计哲学是构建一个自治、可靠且可观测的数据传输子系统。自治，体现在自动初始化、通道链式触发等机制上，让复杂的数据流处理能自动衔接。可靠，则由内存保护（MPU）和奇偶校验等机制保障，防止错误访问导致系统崩溃。可观测，则通过丰富的中断类型和灵活的调试模式实现，让开发者能清晰掌握DMA的实时状态，快速定位问题。理解这些机制，不仅能让你在配置DMA时得心应手，更能让你在系统架构层面，设计出更高效、更稳健的数据通路。接下来，我们就抛开手册式的罗列，从实际应用的角度，深入拆解这个DMA控制器的中断、调试与内存保护三大核心机制，看看它们是如何协同工作，为我们的嵌入式系统保驾护航的。

2. DMA中断机制：从“盲操作”到“精细化管理”

中断是CPU与DMA控制器之间最重要的通信方式。一个设计良好的中断机制，能让CPU在“放手”的同时，依然对数据传输过程了如指掌。TI的这个DMA模块提供了多层次、多类型的中断，远超简单的“传输完成”通知。

2.1 核心中断类型及其应用场景

根据资料，该DMA每个通道可以配置生成多种中断，我们可以将其分为三类：进度报告型、错误报告型和系统保护型。

1. 进度报告型中断：这是最常用的一类，用于让CPU知晓传输的进度。

帧传输完成中断（FTC）：这是最基础、最常用的中断。当DMA完成一个“帧”（Frame）内所有“元素”（Element）的传输后触发。例如，你配置一个通道用于搬运一帧图像数据（比如1280x720个像素），每个像素是一个元素（比如16位）。当这整帧数据搬完，FTC中断就会产生。应用场景：用于处理流式数据，如摄像头采集完一帧图像后，通知CPU开始进行图像处理。
块传输完成中断（BTC）：当DMA完成一个“块”（Block）内所有“帧”的传输后触发。块是比帧更大的逻辑单元。应用场景：用于处理大批量、可分批次的数据。例如，从SD卡读取一个1MB的文件，你可以将其定义为1个块，包含多个帧。BTC中断告诉你整个文件已读取完毕。
块传输过半中断（HBC）：这是一个非常实用的“进度条”中断。当块传输完成超过一半时触发。资料里详细说明了奇偶帧数的处理逻辑，确保了中断触发的精确性。应用场景：在传输大量数据时（如固件升级），可以用HBC中断来更新用户界面上的进度显示，或者为后半部分数据的处理提前准备缓冲区。
最后一帧传输开始中断（LFS）：在块传输中，最后一帧的第一个元素开始传输前触发。应用场景：这是一个“预警”中断。例如，在双缓冲（Ping-Pong Buffer）机制中，当DMA开始向最后一个缓冲区写入数据时，LFS中断可以通知CPU，应该开始处理即将被填满的那个缓冲区了，从而实现处理与传输的无缝衔接。

2. 错误报告型中断：

外部不精确读写错误中断：当DMA试图访问一个不存在或无权访问的物理地址（即总线返回错误响应）时触发。之所以叫“不精确”，是因为错误发生和中断产生之间可能有延迟。应用场景：用于捕获严重的配置错误或硬件故障，如源/目的地址设置错误。
奇偶校验错误中断（PAR）：当DMA从控制包RAM中读取数据，发生奇偶校验错误时触发。控制包RAM存储了每个通道的配置信息（源地址、目的地址、计数等），其完整性至关重要。

3. 系统保护型中断：

内存保护单元错误中断（MPU）：当DMA的访问违反了预设的内存保护规则时触发。这是系统安全性的重要防线。

2.2 中断路由与优先级处理的实战解析

资料中的图16-14和描述揭示了中断系统的内部架构，这对于理解中断服务程序（ISR）的编写至关重要。

中断路由（Group A/B）：这是一个针对多核或安全关键型系统的设计。中断被分为Group A和Group B。在单核或锁步（Lock-Step）双核系统中，所有通道特定的中断（FTC， LFS， HBC， BTC）都应只配置到Group A，并路由到ARM CPU。Group B在这种情况下是不输出的。这是一个重要的配置陷阱：如果你错误地使能了Group B的中断，可能会导致中断无法被CPU接收，从而表现为DMA工作正常但无法进入中断服务程序。

中断聚合与查询：所有同类型的中断（例如所有32个通道的FTC中断）在内部会被“或”（OR）在一起，然后输出一根中断线（如FTCA）到系统的向量中断管理器（VIM）。这意味着，当FTCA中断线有效时，CPU只知道“有某个通道的帧传输完成了”，但不知道是哪个通道。

如何确定是哪个通道？这时就需要查询中断通道偏移寄存器（如FTCAOFFSET）。当发生FTCA中断时，FTCAOFFSET寄存器里会保存触发中断的最高优先级通道的编号。你的中断服务程序必须首先读取这个寄存器，才能知道该处理哪个通道。例如：

void DMA_FTC_ISR(void) { uint32_t channel = HWREG(DMA_BASE + DMA_O_FTCAOFFSET); // 读取触发中断的通道号 switch(channel) { case 0: // 处理通道0的帧完成事件 clear_buffer(channel_0_dest_buffer); break; case 1: // 处理通道1的帧完成事件 start_processing(channel_1_dest_buffer); break; // ... 其他通道 } // 清除DMA模块和VIM中的相应中断标志位 }

中断优先级：分为两层。第一层是通道间优先级，对于同一种中断类型（比如都是FTC），如果多个通道同时满足条件，则按照固定的硬件优先级（通常是通道号越小优先级越高）来决定哪个通道号被写入偏移寄存器。第二层是中断类型间优先级，即FTC、LFS、BTC等不同类型中断之间的优先级，这由外部的VIM模块来管理和配置。

实操心得：在调试DMA中断时，一个常见的“坑”是忘了清除中断标志位。DMA模块内部有中断标志寄存器（如FTCFLAG），VIM模块也有自己的标志位。你的ISR必须按顺序正确清除这两处的标志，否则会导致中断持续触发，CPU陷入死循环。通常顺序是：1. 读取偏移寄存器，处理业务。2. 清除DMA模块内该通道对应的中断标志位。3. 清除VIM��的中断标志位。

3. 调试支持：让DMA的运行过程“透明化”

在复杂的实时系统中，DMA在后台默默工作，一旦其行为出现偏差（如地址跑飞、数据错误），问题往往难以追踪。该DMA模块提供的调试功能，相当于给这个“黑盒”装上了玻璃窗和急停按钮。

3.1 四种挂起（Suspend）模式详解

当CPU进入调试模式（如通过JTAG挂起）时，DMA的行为可以通过DEBUG_MODE字段（在GCTRL寄存器中）进行配置，这给了开发者极大的灵活性。

立即停止（Immediate stop at a DMA channel arbitration boundary）：这是最“强硬”的模式。一旦CPU挂起，DMA会在当前通道仲裁边界立刻停止所有动作。仲裁边界指的是DMA完成一次仲裁，准备切换到下一个通道的时刻。根据表16-3和16-4，这通常发生在FIFO为空的时候。应用场景：当你需要精确观察某一时刻所有DMA通道的状态，或者需要绝对确保在单步调试时DMA不会“偷偷”改变内存数据时使用此模式。
完成当前帧后停止（Finish current frame transfer）：DMA不会立即停止，而是会完成当前正在传输的整个“帧”后，再进入挂起状态。应用场景：这是最常用的调试模式。它保证了数据帧的完整性，避免在调试时截断一个正在传输的数据包或图像行，导致后续数据处理逻辑错乱。例如，调试一个音频DMA时，你肯定不希望一个44.1kHz的音频样本传输到一半被暂停。
完成当前块后停止（Finish current block transfer）：DMA会完成当前正在传输的整个“块”后再挂起。应用场景：适用于调试那些需要完整块数据才能进行下一步操作的场景，比如一个完整的通信数据包或文件块的传输。
忽略挂起（Ignore the suspend）：DMA完全无视CPU的调试状态，继续全速运行。应用场景：当你需要调试CPU代码，但又不想让DMA传输（可能是周期性的传感器数据采集）被打断时使用。这要求你的调试器支持实时调试（Real-Time Debugging）。

配置建议：在大多数开发阶段，模式2（完成当前帧后停止）是平衡调试便利性和系统行为完整性的最佳选择。模式1过于激进，可能破坏数据流；模式3等待时间可能过长；模式4则完全失去了对DMA的观察能力。

3.2 观察点（Watch Point）寄存器：精准断点

这是DMA调试的“杀手锏”功能。WPR（观察点寄存器）和WMR（观察掩码寄存器）可以配合使用，实现对特定内存地址或地址范围的“监视”。

原理：WPR设置你想要观察的地址。WMR的每一位对应WPR地址的一位，用于屏蔽。如果WMR的某一位为0，则WPR中对应位的值必须与DMA访问的地址对应位完全匹配才触发；如果为1，则这一位是“不关心”位。
使用示例：假设你的应用数据缓冲区在0x8000_0000到0x8000_0FFF（4KB）。你怀疑DMA错误地写入了这个区域。
- 你可以将WPR设置为0x8000_0000。
- 将WMR设置为0xFFFF_F000（低12位为0，高20位为1）。这意味着，它只关心地址的低12位（0x000），高20位任意。这实际上定义了一个范围：0x8000_0000到0x8000_0FFF。
- 当DMA访问的地址的[11:0]位等于0x000时（即落在该4KB范围内），条件满足。
触发动作：当观察条件为真时，DMA会冻结其内部状态，并向CPU发出一个调试请求信号。此时，你可以通过调试器查看DMA所有的内部寄存器（当前地址、剩余计数、控制包等），精确知道是哪个通道、在哪个时间点、试图进行何种访问。

避坑指南：观察点功能非常强大，但要注意，它是在DMA的地址相位进行匹配的。也就是说，当DMA发出读或写的地址时就会判断，而不是在数据实际传输完成时。另外，在复杂的多通道、链式触发场景下，准确设置观察点需要你对数据流有清晰的预期。

4. 内存保护单元（MPU）：为DMA戴上“紧箍咒”

DMA拥有直接访问整个系统内存的能力，这是一把双刃剑。一个配置错误的DMA通道，完全有可能覆盖掉操作系统的关键数据、堆栈甚至程序代码，导致系统发生极其难以调试的随机性崩溃。MPU就是为了防止这种灾难性错误而设计的。

4.1 MPU的工作原理与配置步骤

该DMA控制器支持保护最多4个独立的内存区域。每个区域需要配置三个要素：起始地址（DMAMPRxS）、结束地址（DMAMPRxE）和访问权限（在DMAMPCTRL寄存器中设置）。

访问权限分为四级：

完全访问（Full access）：DMA可读可写。
只读访问（Read only）：DMA只能读取该区域，任何写入尝试都会触发MPU错误。
只写访问（Write only）：DMA只能写入该区域。这个模式较少使用，但可以用于保护某些只读的外设寄存器不被DMA误读。
禁止访问（No access）：DMA对该区域的任何读写操作都会触发MPU错误。

配置流程示例：假设我们要保护一块关键的配置数据区（0x0800_0000-0x0800_3FFF），禁止DMA写入。

配置区域0：
- 写入DMAMPR0S = 0x08000000
- 写入DMAMPR0E = 0x08003FFF
- 在DMAMPCTRL寄存器中，设置区域0的权限为READ_ONLY。
使能MPU中断：在DMAMPCTRL寄存器中，使能MPU错误中断。
编写ISR：在MPU错误中断服务程序中，读取DMAMPST（状态寄存器）来确定是哪个区域发生了违规访问，并采取安全措施（如关闭违规的DMA通道，记录错误日志）。

4.2 区域重叠与优先级规则

资料中特别强调了一个关键规则：如果定义的区域发生重叠，编号小的区域优先级更高。例如，区域0（0x0800_0000-0x0800_1FFF，禁止访问）和区域1（0x0800_1000-0x0800_2FFF，完全访问）有重叠（0x0800_1000-0x0800_1FFF）。对于重叠的这部分地址，DMA会遵循区域0的规则——禁止访问。

这个特性可以被巧妙利用。你可以用一个大的“禁止访问”区域（区域0）覆盖整个内存，然后用几个小的“完全访问”区域（区域1，2，3）为DMA开辟出明确的“安全通道”。这是一种“默认拒绝，显式允许”的白名单安全策略，比“默认允许，显式拒绝”更安全。

违规处理：一旦发生MPU违规，硬件会自动停止引发违规的那个DMA通道，然后转而服务下一个就绪的通道。同时，状态标志会被置位，如果中断使能，则会向CPU发出中断请求。这防止了错误的DMA操作持续破坏内存。

经验之谈：在系统初始化阶段，特别是内存映射尚未完全清晰的早期开发中，强烈建议至少启用一个MPU区域，覆盖你的代码段、堆栈和关键数据区。即使你暂时不知道所有DMA通道会访问哪里，先保护核心区域也能在DMA配置错误时，将系统崩溃转变为一次可捕获、可调试的MPU中断，极大缩短问题定位时间。这比系统毫无征兆地“死机”要好处理得多。

5. 高级特性与实战配置解析

除了中断、调试和MPU这三大支柱，该DMA控制器还有一些高级特性，它们共同构成了一个高效灵活的数据传输引擎。

5.1 自动初始��（Auto-Initiation）与通道链（Channel Chaining）

这两个特性用于实现复杂、连续的数据流传输，而无需CPU反复介入。

自动初始化：当通道控制寄存器中的AIM位使能后，对于软件触发的块传输，在完成一个块的传输后，DMA会自动用控制包中存储的原始参数（源地址、目的地址、传输计数等）重新初始化该通道，并等待下一次触发。注意：对于硬件触发，即使使能了AIM，每个块传输完成后仍然需要一个新的硬件请求信号来重新触发。这个特性非常适合周期性的数据搬运，比如定时从ADC读取数据到缓冲区。你只需要配置并触发一次，它就能周而复始地工作。
通道链：这是一个更强大的功能，允许一个通道在传输完成后，自动触发另一个（或另几个）通道开始工作。通过设置通道控制寄存器中的CHAIN[5:0]字段来实现。例如，通道0可以链向通道1。当通道0完成传输后，它会自动在通道挂起寄存器（PEND）中为通道1置位，仿佛产生了一个内部触发信号。
- 应用场景：数据处理流水线。通道0负责从外设A搬运原始数据到缓冲区1，完成后自动触发通道1，将缓冲区1的数据进行格式转换后写入缓冲区2，再触发通道2将缓冲区2的数据发送到外设B。整个过程由DMA自动衔接，CPU完全解放。
- 仲裁顺序：资料中的例子非常说明问题：如果CH1， CH2， CH4， CH5被同时触发，而CH3被链向CH1。那么服务的顺序仍然是CH1 -> CH2 -> CH3 -> CH4 -> CH5。通道链不影响固有的硬件仲裁优先级，被链的通道（CH3）只是在CH1完成后被加入挂起队列，并按其本身的优先级参与后续仲裁。

5.2 FIFO与旁路模式：性能与延迟的权衡

DMA内部有一个4级深度、64位宽的FIFO。它的核心作用是解耦读写操作，实现数据打包/解包，从而优化总线带宽利用率。

工作原理：DMA可以一次从源地址读取多个元素（比如4个16位数据，打包成一个64位数据）存入FIFO，然后再从FIFO中取出数据写入目的地址。这样，它可以用更少的总线事务（更长的突发传输）来完成工作，减少总线仲裁开销，提高效率。表16-3清晰地展示了非旁路模式下，不同读写元素大小时DMA能进行的最大事务数。
旁路模式：通过设置端口控制寄存器（PTCRL）的BYPASS位，可以绕过FIFO。此时，FIFO深度相当于1个元素。读一个元素（或凑够一个写元素大小）后，就立即开始写。
- 优点：极大降低了通道切换延迟。因为通道仲裁只在FIFO为空时进行，旁路模式下FIFO极易清空，使得仲裁可以更频繁地在每个元素传输后进行。这对于需要快速响应、频繁切换通道的高实时性场景非常有用。
- 缺点：牺牲了总线带宽利用率。如表16-4所示，旁路模式下读写事务次数增加，无法形成高效的突发传输。例如，从32位源读取，向8位目标写入时，旁路模式需要4次读和4次写，而非旁路模式只需要1次读和4次写。
选型建议：
- 追求高吞吐量、大数据量传输（如图像、音频流）：禁用旁路模式，充分利用FIFO进行数据打包，最大化总线效率。
- 追求低延迟、快速响应（如多个外设的实时控制信号、小数据包网络通信）：启用旁路模式，减少通道切换等待时间。

5.3 奇偶校验与RAM初始化：确保控制信令的可靠性

DMA的控制包（存储通道配置的RAM）的完整性至关重要。奇偶校验机制就是为了防止这些配置信息在存储过程中发生位翻转。

校验机制：为控制包RAM的每个字节都配备了一个奇偶校验位（P0-P15）。默认使用奇校验。在读取控制包时，硬件会重新计算数据的奇偶性，并与存储的校验位比较。
错误处理：一旦发生校验错误，会触发PAR中断，并将出错地址锁存在DMAPAR寄存器中。错误处理取决于访问者：
- DMA自身读取出错：本次请求的传输不会执行。这是最安全的方式，防止错误配置导致错误的数据传输。
- CPU读取出错：数据仍会返回给CPU，但同时产生中断，让CPU知晓数据可能不可信。
上电初始化：这是一个必须注意的步骤。上电后，RAM和校验位的内容是随机的。必须在启用奇偶校验功能之前，由软件向控制包RAM写入已知值（通常是全0），硬件会自动计算并写入正确的校验位。或者，也可以利用芯片架构章节描述的SRAM自动初始化功能。

6. 核心寄存器精讲与配置流程

理解寄存器是进行编程控制的基础。我们挑选几个最核心的寄存器，从应用角度进行解读。

6.1 全局控制与使能寄存器

全局控制寄存器（GCTRL）：这是DMA的总开关。
- DMA_EN位：务必在配置好所有通道的控制包和寄存器后，最后才置1。提前使能可能导致DMA状态机用随机或未初始化的参数发起传输。
- DEBUG_MODE：如前所述，配置调试挂起行为。
- DMA_RES：软件复位位。注意：它只复位状态机和控制寄存器，不复位控制包RAM的内容。这意味着，如果你修改了控制包但传输已开始，可能需要先停止通道，再修改，最后再触发。
通道使能寄存器（HWCHENAS/SWCHENAS）：
- 硬件使能（HWCHENA）：像一个“许可开关”。即使外设发出了DMA请求（DMA_REQ），如果对应通道的HWCHENA位为0，请求也不会被响应。
- 软件使能（SWCHENA）：向某位写1，相当于手动触发一次该通道的软件请求。其自动清除逻辑与传输类型（TTYPE）和自动初始化（AIM）位紧密相关，需要仔细阅读资料中的表格。

6.2 控制包：DMA通道的“任务清单”

每个DMA通道对应一个控制包，它定义了单次传输的所有参数。控制包分为“初始控制包”和“工作控制包”。

初始控制包：由程序员配置，是任务的“蓝图”。
- ISADDR：初始源地址。
- IDADDR：初始目的地址。
- ITCOUNT：初始传输计数。这是一个复合寄存器，定义了块数（BCOUNT）、帧数（FCOUNT）和每帧元素数（ELECOUNT），共同构成BCOUNT * FCOUNT * ELECOUNT的总传输量。
- CHCTRL：通道控制寄存器，是控制包的“大脑”。它定义了：
  - TTYPE：传输类型（帧传输、块传输）。
  - AIM：自动初始化使能。
  - CHAIN：通道链目标。
  - 源/目的地址的递增模式（每次传输后地址是否增加，增加多少）。
  - 元素大小（8/16/32/64位）。
工作控制包：在传输过程中，DMA会自动修改这些寄存器来反映实时状态。
- CSADDR：当前源地址。
- CDADDR：当前目的地址。
- CTCOUNT：当前剩余传输计数。

配置流程示例（以UART接收数据到内存为例）：

规划传输结构：假设UART每次接收一个字节（元素）。我们想每收到16个字节（一帧）就产生一次中断，连续接收10帧（一块）。
- 元素大小：8位。
- 每帧元素数（ELECOUNT）：16。
- 帧数（FCOUNT）：10。
- 块数（BCOUNT）：1（单块传输）。
- 源地址：UART接收数据寄存器地址（固定，不递增）。
- 目的地址：内存缓冲区首地址（每传输一个元素后地址+1）。

填写初始控制包：

// 假设使用通道2 DMA_CH2_ISADDR = UART_RX_REG_ADDR; // 固定源地址 DMA_CH2_IDADDR = (uint32_t)buffer; // 目的缓冲区 DMA_CH2_ITCOUNT = (0 << 16) | (10 << 8) | (16); // BCOUNT=0(表示1块), FCOUNT=10, ELECOUNT=16 DMA_CH2_CHCTRL = (0x1 << TTYPE_SHIFT) // 设置为块传输 | (0x0 << AIM_SHIFT) // 不自动初始化 | (CHCTRL_SRC_ADDR_FIXED) // 源地址固定 | (CHCTRL_DST_ADDR_INC) // 目的地址递增 | (CHCTRL_ELETYPE_8BIT); // 元素大小8位

配置中断：在FTCINTENAS寄存器中使能通道2的FTC中断，并确保中断在VIM中正确映射和使能。
使能通道：在HWCHENAS寄存器中置位通道2的硬件使能位。
全局使能：最后，将GCTRL寄存器的DMA_EN位置1。
触发：当UART收到数据并发出DMA请求时，传输自动开始。每收满16字节，产生FTC中断，在ISR中可处理这16字节数据。收满10帧（160字节）后，BTC中断产生（如果使能），标志本次任务完成。

7. 常见问题排查与调试技巧实录

在实际项目中，DMA的问题往往比较隐蔽。以下是我总结的一些常见“坑”和排查思路。

问题1：DMA配置正确，但无法启动传输。

检查顺序：确认是否严格按照“配置控制包 -> 使能通道（HWCHENA/SWCHENA）-> 最后使能全局（DMA_EN）”的顺序。
检查触发源：对于硬件触发，用示波器或逻辑分析仪检查外设的DMA请求信号线是否正常发出。检查外设本身的DMA请求使能位是否打开。
检查Pending寄存器：读取PEND寄存器，看对应通道的挂起位是否被置1。如果没有，说明请求未被DMA识别。
检查仲裁：如果多个高优先级通道一直处于请求状态，低优先级通道可能永远得不到服务。检查CHPRIOS寄存器的优先级设置。

问题2：DMA能启动，但传输的数据错乱或地址跑飞。

检查控制包：重点检查CHCTRL寄存器中的地址递增模式。最常见的错误是源/目的地址的递增设置反了，或者元素大小设置错误。
检查传输计数：确认ITCOUNT寄存器中的BCOUNT，FCOUNT，ELECOUNT乘积符合预期。特别注意BCOUNT字段，值为0代表1块，值为N代表N+1块。
启用MPU：设置一个小的MPU区域保护你的关键数据区。如果数据错乱是由于DMA写越界导致的，MPU错误中断会立即帮你定位。
使用观察点：在疑似被错误写入的内存地址设置观察点，可以精确定位是哪个DMA通道、在哪个时刻进行了非法写入。

问题3：中断无法进入或进入过于频繁。

检查中断使能：这是一个三层使能结构：1) DMA通道中断使能（如FTCINTENAS）。 2) DMA全局中断输出（通常有总开关，需查具体手册）。 3) 微控制器内核的VIM/NVIC中断使能和优先级配置。缺一不可。
检查中断标志清除：在ISR中，必须清除DMA内部的中断标志寄存器（如FTCFLAG）和系统VIM的中断标志。忘记清除会导致中断持续触发。
检查中断优先级：如果DMA中断的优先级被配置得过低，可能被其他长时间执行的中断或高优先级任务阻塞，导致无法及时响应。

问题4：在调试器单步执行时，系统行为异常。

检查DEBUG_MODE：确认GCTRL中的DEBUG_MODE设置是否符合你的调试预期。如果你希望DMA在调试时暂停，应设置为模式1或2，而不是模式4（忽略挂起）。
理解“仲裁边界”：在模式1（立即停止）下，DMA不是在任意时刻停止，而是在“仲裁边界”。如果你的DMA通道正在执行一个很长的突发传输，你可能需要等待较长时间才能看到它真正停止。

问题5：启用自动初始化后，数据传输只执行了一次。