Tiva™ C系列MCU I2C主模式寄存器配置与调试实战指南

1. I2C总线协议与寄存器编程的核心价值

在嵌入式开发领域，I2C总线就像设备间沟通的“普通话”，它用两根线（SDA数据线和SCL时钟线）串联起传感器、存储器、显示屏等众多外设。这套协议的精妙之处在于其主从架构和时钟同步机制，一个主设备可以指挥多个从设备有序工作，极大地简化了硬件布线。但要把这套“普通话”说得流利，让微控制器（MCU）真正理解并执行，关键就在于对内部寄存器的精准操控。寄存器是MCU与I2C硬件模块直接对话的窗口，每一个比特位都对应着一种特定的硬件行为或状态。

以德州仪器（TI）的Tiva™ TM4C1294NCPDT这类ARM Cortex-M4内核的微控制器为例，其I2C模块功能相当完善，支持标准模式（100 kbps）、快速模式（400 kbps）、快速模式增强版（1 Mbps）乃至高速模式（3.33 Mbps）。但功能越强大，对应的寄存器配置也越需要细致入微的理解。很多开发者在初次接触时，往往对着数据手册里成片的寄存器描述感到无从下手，配置时序不对、中断不触发、时钟速率算不准等问题层出不穷。究其根本，是没有建立起寄存器配置与实际总线行为之间的直观联系。

本文将带你深入Tiva™ C系列微控制器的I2C主模式寄存器腹地，我们不满足于简单翻译数据手册，而是结合我多年在电机控制、复杂传感器网络项目中调试I2C的实际经验，拆解每一个关键寄存器（如数据寄存器I2CMDR、时钟周期寄存器I2CMTPR、中断管理寄存器组等）的“脾气秉性”。你会看到，配置一个可靠的I2C通信，远不止是填入几个十六进制数那么简单，它涉及到对总线时序的深刻理解、对异常情况的预先防范，以及如何利用中断机制解放CPU。无论你是正在调试一个温湿度传感器，还是试图让MCU与多个EEPROM对话，相信这篇从寄存器出发的实战解析都能让你豁然开朗。

2. 核心寄存器功能解析与设计思路

面对多达数十个的I2C寄存器，盲目地逐个配置效率低下且容易出错。我的经验是，先抓住几个最核心的“引擎”寄存器，理解它们如何驱动整个通信流程。我们可以把I2C主模块的寄存器分为几个功能群组：数据交换核心、时钟与控制中枢、中断与状态管理以及高级功能模块。理解这个分组，是高效配置的第一步。

2.1 数据交换核心：I2CMDR与Burst模式

I2C主数据寄存器（I2CMDR）是数据流经的“咽喉要道”。它的位宽是8位，正好对应I2C总线上一帧数据的大小。在非突发（Burst）模式下，作为主设备发送时，你需要把要发送的字节写入I2CMDR的DATA域（位[7:0]）；作为主设备接收时，从设备返回的数据也会出现在这个域供你读取。这里有一个至关重要的细节：该寄存器是读敏感的。这意味着在某些特定的操作序列下，读取这个寄存器本身就会触发硬件的某些动作（例如，在特定状态下读取会自动发送ACK信号并准备接收下一个字节）。因此，编程时必须严格遵循数据手册推荐的读写顺序，切忌随意读取。

当需要连续传输多个字节时，频繁操作I2CMDR会占用大量CPU时间。这时就需要启用Burst模式。此模式依赖于另外两个寄存器：I2C主突发长度寄存器（I2CMBLEN）和I2C主突发计数寄存器（I2CMBCNT）。在启动传输前，你需要先在I2CMBLEN中设定本次突发传输的总字节数。一旦在主控制状态寄存器（I2CMCS）中置位BURST位并启动传输，硬件会自动将I2CMBLEN的值加载到I2CMBCNT中，并开始递减计数。同时，数据吞吐会转向I2C主FIFO数据寄存器（I2CMFIFODATA），I2CMDR在此期间被忽略。你可以通过DMA或查询I2CMBCNT的值来跟踪传输进度。如果传输因从设备发送NACK而提前终止，I2CMBCNT中的剩余计数值就告诉你已经成功传输了多少字节，这对于错误诊断非常有用。

注意：务必在启用Burst模式前，将I2CMBLEN设置为一个非零值，否则硬件会报错。同时，在Burst传输进行中，不要尝试去写I2CMDR寄存器，这可能导致不可预知的行为。

2.2 时钟与控制中枢：I2CMTPR与总线监控

I2C通信的节奏完全由SCL时钟决定，而I2C主定时器周期寄存器（I2CMTPR）就是设定这个节奏的“节拍器”。它的配置直接决定了通信速率，计算公式为：SCL_PERIOD = 2 × (1 + TPR) × (SCL_LP + SCL_HP) × CLK_PRD其中，TPR是你写入该寄存器[6:0]位的值（范围1-127），SCL_LP和SCL_HP是硬件固定的低电平和高电平周期数（通常为6和4），CLK_PRD是你的系统时钟周期（单位纳秒）。

举个例子，如果你的系统时钟是80MHz（周期12.5ns），想要配置100kHz的标准模式速率。代入公式：SCL_PERIOD = 1 / 100kHz = 10,000 ns。计算TPR = (SCL_PERIOD / (2 × (SCL_LP+SCL_HP) × CLK_PRD)) - 1 = (10000 / (2×10×12.5)) - 1 = 39。因此，你需要向TPR位域写入39（0x27）。同时，I2CMTPR的HS位（位7）用于选择高速模式。当HS=0时，TPR配置适用于标准、快速和快速增强模式；当HS=1时，TPR配置适用于3.33Mbps的高速模式。PULSEL位域（位[18:16]）则用于配置SCL和SDA线上的毛刺抑制脉冲宽度，在电气环境嘈杂时，适当增加此值可以提高抗干扰能力。

I2C主总线监控寄存器（I2CMBMON）是一个纯状态寄存器，只读。它直接反映了SCL（位0）和SDA（位1）两根物理引脚当前的逻辑电平（1为高，0为低）。这个寄存器在调试时是无价之宝。当你发现通信失败时，首先可以读取它，看看总线是否被意外拉死（例如SCL始终为低，可能是某个从设备时钟拉伸过长或总线短路）。在软件模拟I2C或进行深度调试时，你也可以通过轮询这个寄存器来监控总线的真实状态，这比单纯依赖内部状态机更直接。

2.3 中断与状态管理：从屏蔽、状态到清除

高效的程序离不开中断。Tiva的I2C模块提供了丰富的中断源，管理它们需要三个寄存器协同工作：中断屏蔽寄存器（I2CMIMR）、原始中断状态寄存器（I2CMRIS）和屏蔽后中断状态寄存器（I2CMMIS），而中断清除寄存器（I2CMICR）则负责“打扫战场”。

I2CMIMR是“开关”，决定哪些中断事件能真正打断CPU。例如，如果你只关心数据收发完成，可以只使能TXIM（发送请求中断）和RXIM（接收请求中断）。如果你担心从设备无响应，则需要使能NACKIM（无应答中断）。I2CMRIS是“真相”，它实时反映所有中断事件是否发生，无论I2CMIMR是否屏蔽。而I2CMMIS是“结果”，它只显示那些既已发生、又被I2CMIMR允许的中断。在中断服务程序（ISR）中，通常读取I2CMMIS来判断具体是哪个中断触发了本次进入。

关键在于清除中断的流程。当中断处理完毕后，必须向I2CMICR对应的位写1来清除中断标志。这里有一个常见的坑：I2CMICR是只写寄存器，读取它无意义。而且，清除操作是针对I2CMRIS和I2CMMIS同时生效的。例如，清除接收完成中断，需要写I2CMICR的RXIC位为1。务必在ISR中及时清除标志，否则会导致中断持续触发，CPU陷入死循环。

2.4 高级功能与从机配置概要

I2C主配置寄存器（I2CMCR）虽然比特位不多，但功能关键。MFE（主功能使能）和SFE（从功能使能）位决定了该I2C模块的工作模式。一个模块可以同时使能主从��式，这在某些多主机或网关应用中很有用。LPBK（环回）位用于启用内部环回测试模式，在此模式下，发送端直接连接到接收端，用于在不连接外部物理总线的情况下验证软件驱动和硬件模块本身是否正常，是驱动开发初期极好的自检工具。

I2C主时钟低超时计数寄存器（I2CMCLKOCNT）是一个安全机制。它设定了一个超时值（一个12位计数器，高8位由CNTL设置），用于监控SCL线被从设备时钟拉伸（Clock Stretching）而持续拉低的时间。如果超过这个时间，硬件会触发时钟超时中断（CLKRIS），并可能主动释放总线，防止某个故障从设备拖死整个I2C总线。在连接一些响应较慢的旧款器件时，需要根据其手册适当调大此值。

对于从机模式，核心是I2C从机自身地址寄存器（I2CSOAR），它定义了本设备在总线上的“门牌号”。而I2C从机控制/状态寄存器（I2CSCSR）则是一个多功能寄存器：写入时，它是控制寄存器（如使能设备DA、使能FIFO）；读取时，它是状态寄存器（显示接收请求RREQ、发送请求TREQ等状态）。这种设计节省了地址空间，但编程时需要特别注意区分读写操作。

3. 寄存器配置实战与操作流程

理解了各个寄存器的职责后，我们来看如何将它们组合起来，完成一次完整的I2C主模式通信。这里以向一个I2C EEPROM（地址0x50）的0x00地址写入一个字节数据0xAB，然后再读回为例，展示配置和操作流程。假设系统时钟为80MHz，目标SCL频率为100kHz。

3.1 初始化配置：搭建通信舞台

在发起任何传输之前，必须对I2C模块进行正确的初始化。这个过程就像为一场演出搭建舞台和检查设备。

第一步：使能外设时钟。这是所有操作的前提，没有时钟，寄存器是无法访问的。通过系统控制模块的RCGCI2C寄存器使能对应I2C模块的时钟（例如I2C0）。

// 假设使用I2C0 SYSCTL->RCGCI2C |= 0x01; // 使能I2C0模块时钟 __asm__ volatile("nop"); // 插入少量延时，等待时钟稳定 __asm__ volatile("nop");

第二步：配置GPIO引脚。将对应的SCL和SDA引脚配置为I2C功能。以TM4C1294的I2C0为例，SCL通常对应PB2，SDA对应PB3。需要将这两个引脚配置为开漏输出、并使能上拉电阻，因为I2C总线是开漏结构，依靠上拉电阻将总线拉高。

// 使能GPIOB时钟 SYSCTL->RCGCGPIO |= 0x02; // 等待GPIOB模块就绪 while(!(SYSCTL->PRGPIO & 0x02)) {}; // 解锁GPIOB的CR寄存器（某些型号需要） GPIOB->LOCK = 0x4C4F434B; GPIOB->CR |= 0x0C; // 允许修改PB2和PB3 GPIOB->LOCK = 0; // 配置PB2, PB3为数字功能、开漏、使能上拉 GPIOB->DIR &= ~0x0C; // 方向为输入（开漏先配置为输入） GPIOB->DEN |= 0x0C; // 数字使能 GPIOB->ODR |= 0x0C; // 开漏输出 GPIOB->PUR |= 0x0C; // 使能内部上拉 GPIOB->AFSEL |= 0x0C; // 启用备用功能 GPIOB->PCTL = (GPIOB->PCTL & ~0x0000FF00) | 0x00003300; // PB2, PB3配置为I2C功能

第三步：配置I2C为主模式并设置时钟。这是核心配置。首先，在I2CMCR寄存器中使能主模式（MFE=1）。然后，根据前述公式计算TPR值，配置I2CMTPR寄存器。

// 主模式使能 I2C0->MCR |= 0x10; // 设置MFE位（位4）为1 // 配置I2C时钟为100kHz (系统时钟80MHz) // SCL_PERIOD = 1/100000 = 10 us = 10000 ns // CLK_PRD = 1/80M = 12.5 ns // SCL_LP + SCL_HP = 6 + 4 = 10 // TPR = (10000 / (2 * 10 * 12.5)) - 1 = 39 I2C0->MTPR = 39; // 写入TPR值，HS位默认为0（标准模式）

第四步：配置中断（如果使用）。如果计划使用中断驱动，需要配置I2CMIMR来使能所需的中断源，并在NVIC（嵌套向量中断控制器）中使能I2C中断。

// 使能发送完成和接收完成中断 I2C0->MIMR |= (1 << 8) | (1 << 9); // 使能TXIM和RXIM // 在NVIC中使能I2C0中断 NVIC_EnableIRQ(I2C0_IRQn);

3.2 执行单字节写入操作

初始化完成后，就可以发起具体的读写事务了。I2C传输以“起始条件（S）”开始，以“停止条件（P）”结束。中间包含从机地址（含读写位）和数据。

第一步：发送起始条件（S）和从机地址（写）。通过写主控制/状态寄存器（I2CMCS，本文未详述但至关重要）来发起传输。我们假设使用轮询方式。

// 1. 将要发送的从机地址（写）放入数据寄存器。7位地址0x50左移一位，最低位为0表示写。 I2C0->MDR = 0x50 << 1; // 0xA0 // 2. 设置I2CMCS寄存器：发送起始条件(S)，运行(RUN)，执行单次发送。 // I2CMCS寄存器格式：[ACK=?, STOP=0, START=1, RUN=1, ...] // 我们暂时不关心ACK，先发起传输。 // 假设I2CMCS的START位是位5，RUN位是位0。 // 实际位定义需查数据手册，这里用示意值。 I2C0->MCS = (1 << 5) | (1 << 0); // 设置START和RUN位 // 3. 轮询等待BUSY位清除，表示地址发送完成。 while(I2C0->MCS & (1 << 0)) {}; // 等待RUN位（BUSY）变0 // 4. 检查错误。读取状态，确认是否收到ACK（非NACK）。 if(I2C0->MCS & (1 << 1)) { // 假设位1是ERROR位，收到NACK时置位 // 处理错误：从设备无应答 // 通常发送停止条件后退出 I2C0->MCS = (1 << 4); // 发送停止条件(P) while(I2C0->MCS & (1 << 4)) {}; // 等待停止完成 return ERROR_NACK; }

第二步：发送数据字节（要写入的EEPROM内存地址）。对于EEPROM，通常需要先发送要写入的内部存储地址。

// 1. 将要发送的内存地址放入数据寄存器 I2C0->MDR = 0x00; // EEPROM内存地址 // 2. 设置I2CMCS寄存器：继续运行(RUN)，不发送起始/停止。 I2C0->MCS = (1 << 0); // 仅设置RUN位 // 3. 轮询等待发送完成 while(I2C0->MCS & (1 << 0)) {}; // 4. 再次检查错误 if(I2C0->MCS & (1 << 1)) { // 处理错误 I2C0->MCS = (1 << 4); while(I2C0->MCS & (1 << 4)) {}; return ERROR_NACK; }

第三步：发送实际数据字节。

// 1. 将要发送的数据放入数据寄存器 I2C0->MDR = 0xAB; // 2. 设置I2CMCS寄存器：本次发送后产生停止条件(P)。 // 设置RUN和STOP位 I2C0->MCS = (1 << 4) | (1 << 0); // 设置STOP和RUN位 // 3. 轮询等待发送完成（包括停止条件发出） while(I2C0->MCS & (1 << 0)) {}; // 4. 检查最后一次传输是否有错误 if(I2C0->MCS & (1 << 1)) { return ERROR_NACK; } // 写入操作完成

3.3 执行单字节读取操作（复合格式）

I2C的读操作通常是“写地址+读数据”的复合格式。需要先发送要读取的内存地址（写操作），然后发送重复起始条件（Sr），再发送从机地址（读），最后读取数据。

第一步：发送起始条件（S）和从机地址（写），以及要读取的内存地址。这一步与写入操作的前两步完全相同。

// 发送起始(S) + 地址(写) 0xA0 I2C0->MDR = 0x50 << 1; // 0xA0 I2C0->MCS = (1 << 5) | (1 << 0); // START + RUN while(I2C0->MCS & (1 << 0)) {}; if(I2C0->MCS & (1 << 1)) { /* 错误处理 */ } // 发送要读取的内存地址 0x00 I2C0->MDR = 0x00; I2C0->MCS = (1 << 0); // RUN while(I2C0->MCS & (1 << 0)) {}; if(I2C0->MCS & (1 << 1)) { /* 错误处理 */ }

第二步：发送重复起始条件（Sr）和从机地址（读）。

// 发送重复起始(Sr) + 地址(读) 0xA1 I2C0->MDR = (0x50 << 1) | 0x01; // 0xA1，最低位为1表示读 I2C0->MCS = (1 << 5) | (1 << 0); // START + RUN while(I2C0->MCS & (1 << 0)) {}; if(I2C0->MCS & (1 << 1)) { /* 错误处理 */ }

第三步：接收数据，并在接收后发送NACK和停止条件。对于单字节读取，主机在接收到数据后应回复NACK，表示不再需要更多数据，然后发送停止条件。

// 配置控制寄存器，准备接收单字节数据，并在接收后发送NACK和停止条件。 // 假设控制寄存器有ACK位控制是否发送ACK。我们需要发送NACK。 // 同时设置STOP位，以便接收完成后自动发送停止条件。 // 实际位域需查手册，此处为示意。 I2C0->MCS = (1 << 4) | (1 << 3) | (1 << 0); // 设置STOP, ACK=0 (NACK), RUN // 启动接收 // 注意：对于某些I2C模块，启动接收可能需要一个特殊的命令或直接等待。 // 在Tiva中，设置上述MCS值并等待RUN位清除，即完成了接收流程。 while(I2C0->MCS & (1 << 0)) {}; // 从数据寄存器读取接收到的数据 uint8_t received_data = I2C0->MDR; // 检查接收过程是否有错误（如仲裁丢失） if(I2C0->MCS & (1 << 1)) { return ERROR_ARB_LOST; // 或其他错误 } // 读取操作完成，数据在 received_data 中 (应为0xAB)

关键技巧：在最后一步接收配置中，同时设置STOP位和ACK位为NACK，可以让硬件在收到一个字节后自动发送NACK并紧跟停止条件，这是一个非常高效的单字节读操作模式。务必查阅具体MCU的数据手册，确认I2CMCS寄存器中ACK控制位的极性（是“ACK控制使能”还是“发送NACK”）。

4. 中断驱动编程与FIFO使用详解

轮询方式简单，但效率低下，CPU大部分时间在空等。对于需要高效处理多任务或高速数据流的系统，中断驱动配合FIFO（先入先出缓冲区）是更优的选择。Tiva的I2C模块内置了TX和RX FIFO，深度通常为8字节（具体需查数据手册），可以显著减少中断频率，提升吞吐量。

4.1 中断服务程序（ISR）设计要点

一个健壮的中断服务程序（ISR）需要快速判断中断源、处理数据、清除标志，然后迅速退出。我们以处理接收数据流为例。

void I2C0_Handler(void) { uint32_t mis_status = I2C0->MMIS; // 读取屏蔽后中断状态，确定中断源 // 处理接收FIFO请求中断（RXIM） if(mis_status & (1 << 9)) { // 当RX FIFO中的数据达到预设触发水平，或Burst计数为零且FIFO有数据时触发 while(!(I2C0->MCS & (1 << 6))) { // 假设位6是RXFE位，表示RX FIFO空 uint8_t data = I2C0->MDR; // 从数据寄存器（实际是FIFO）读取数据 // 将数据存入用户缓冲区 user_rx_buffer[rx_index++] = data; if(rx_index >= EXPECTED_DATA_LEN) { // 数据收齐，可以进行后续处理 process_received_data(); // 可能需要禁用接收中断或准备下一次传输 // I2C0->MIMR &= ~(1 << 9); } } // 清除接收中断标志 I2C0->MICR = (1 << 9); // 写1清除RXIC } // 处理发送FIFO请求中断（TXIM） if(mis_status & (1 << 8)) { // 当TX FIFO空或低于触发水平，且需要更多数据以完成Burst时触发 while(!(I2C0->MCS & (1 << 7))) { // 假设位7是TXFF位，表示TX FIFO满 if(tx_index < tx_data_length) { I2C0->MDR = tx_data_buffer[tx_index++]; // 向FIFO填充数据 } else { // 所有数据已加载，可以禁用发送中断或进行收尾 // I2C0->MIMR &= ~(1 << 8); break; } } // 清除发送中断标志 I2C0->MICR = (1 << 8); // 写1清除TXIC } // 处理主中断（事务完成或下一字节请求） if(mis_status & 0x01) { // 检查状态寄存器，判断是事务完成还是需要继续 // 例如，可以检查I2CMCS寄存器中的BUSBSY位等 // ... // 清除主中断标志 I2C0->MICR = 0x01; // 写1清除IC } // 处理错误中断（如NACK） if(mis_status & (1 << 4)) { // NACK中断 // 记录错误，停止传输，恢复总线 i2c_error_flag |= ERROR_NACK; I2C0->MCS = (1 << 4); // 发送停止条件 // 清除NACK中断标志 I2C0->MICR = (1 << 4); } }

中断处理的核心原则：

1. 快进快出：ISR中只做最必要的操作，如搬运数据、设置标志。复杂的处理（如解析数据包）应放到主循环中基于标志位进行。
2. 先读状态，再处理：通过I2CMMIS确定中断源，避免遗漏。
3. 及时清除标志：在退出ISR前，务必清除已处理的中断标志，防止重复进入。但要注意，有些标志的清除有特定顺序要求。
4. 防止重入：如果ISR处理时间可能较长，考虑在进入时禁用全局中断或该外设中断，处理完后再开启。但需权衡实时性。

4.2 FIFO配置与Burst传输实战

使用FIFO和Burst模式可以最大化总线利用率。以下是如何配置一次使用FIFO的Burst写传输。

第一步：配置FIFO和Burst参数。通常，FIFO的使能和触发水平可能在I2CMCR或独立的FIFO控制寄存器中配置（需查手册）。我们假设通过I2CMCR的某些位来使能。

// 1. 使能TX FIFO和RX FIFO（如果存在独立控制位） // 假设 I2CMCR 的位2和位1分别控制RX和TX FIFO使能 I2C0->MCR |= (1 << 2) | (1 << 1); // 使能RX和TX FIFO // 2. 设置FIFO触发中断水平（如果可配置）。例如，设置TX FIFO空时触发，RX FIFO有4个数据时触发。 // 这通常在一个独立的I2CMFIFOCTL寄存器中。 // I2C0->MFIFOCTL = (3 << 4) | (4 << 0); // 假设TX触发水平为0（空），RX触发水平为4 // 3. 设置Burst传输长度 uint8_t burst_data_length = 16; I2C0->MBLEN = burst_data_length; // 设置突发长度为16字节 // 4. 预先填充TX FIFO（对于写Burst） for(int i = 0; i < 8 && i < burst_data_length; i++) { // FIFO深度假设为8 I2C0->MDR = tx_burst_buffer[i]; } tx_burst_index = 8; // 记录已填入的数据索引

第二步：启动Burst传输并启用中断。

// 1. 发送起始条件和从机地址（写） I2C0->MDR = SLAVE_ADDR_WRITE; // 在控制状态寄存器中，设置BURST位、START位和RUN位，启动传输。 // 假设I2CMCS寄存器的BURST位是位X，START位是位5，RUN位是位0。 I2C0->MCS = (1 << X) | (1 << 5) | (1 << 0); // BURST + START + RUN // 2. 使能TX FIFO请求中断（TXIM），当FIFO需要更多数据时触发。 I2C0->MIMR |= (1 << 8); // 3. 使能主中断（IM），用于处理Burst完成等情况。 I2C0->MIMR |= 0x01;

第三步：在TXIM中断中持续填充FIFO。如前面ISR示例所示，在TXIM中断服务程序中，检查TX FIFO是否满，如果未满且还有数据要发送，就继续填充，直到tx_burst_index达到burst_data_length。

第四步：处理传输完成。当所有Burst数据发送完毕，硬件会自动完成传输并可能触发主中断（RIS）。在对应的ISR分支中，可以检查状态，发送停止条件，并清理现场。

// 在ISR的主中断处理分支中 if(mis_status & 0x01) { // 检查是否因为Burst完成而触发 if(/* 检查状态，确认传输成功完成 */) { // 发送停止条件 I2C0->MCS = (1 << 4); // STOP // 禁用相关中断 I2C0->MIMR &= ~((1 << 8) | 0x01); // 设置用户层完成标志 transfer_complete = true; } I2C0->MICR = 0x01; // 清除主中断 }

重要提醒：数据手册特别指出，当主设备正在从RX FIFO执行接收Burst时，TXFEIM中断掩码位应该被清除（屏蔽TXFE中断��。这是因为在接收过程中，TX FIFO是空的，如果使能了该中断，会不断产生无用的中断。应在开始TX FIFO传输前再取消屏蔽。

5. 调试技巧与常见问题排查

即使按照手册配置，I2C通信仍可能出问题。以下是我在多年调试中总结的一些实战技巧和常见问题的排查清单。

5.1 基础检查与总线监控

1. 物理层检查：

   • 上拉电阻：确认SCL和SDA线上有合适的上拉电阻（通常4.7kΩ-10kΩ）。没有上拉电阻，总线无法拉高。
   • 电源与电平：确保主从设备共地，且逻辑电平兼容（如均为3.3V）。
   • 布线：检查线路是否连接牢固，无短路或断路。对于高速模式，需考虑信号完整性。

2. 软件初始化顺序：

   • 务必先使能外设时钟（RCGCI2C），再配置GPIO，最后配置I2C模块本身。错误的顺序会导致对寄存器的写入无效。
   • GPIO配置为I2C功能时，开漏输出（ODR）和内部上拉（PUR）是关键，缺一不可。

3. 利用I2CMBMON寄存器进行“静态”诊断：

   • 在初始化后、发起任何传输前，读取I2CMBMON。SCL和SDA都应读为1（高电平）。如果任何一条线为0，说明总线被拉低，可能存在硬件问题（如器件故障、配置错误为推挽输出等）。
   • 在发送停止条件后，再次读取I2CMBMON，应确保SCL和SDA都恢复为高电平。

5.2 典型问题与解决方案速查表

5.3 高级调试工具：逻辑分析仪与软件模拟

当问题比较复杂时，光靠打印寄存器值是不够的。

• 逻辑分析仪：这是调试I2C的终极利器。连接SCL和SDA线，可以直观地看到起始位、地址、数据、ACK/NACK、停止位的每一个波形。它能清晰揭示出时序问题、总线冲突、信号毛刺等硬件层面问题。许多廉价USB逻辑分析仪都支持I2C协议解码，非常值得投资。
• 软件模拟I2C：如果硬件I2C模块问题难以定位，可以暂时用两个GPIO口模拟SCL和SDA的时序进行通信。如果能通，则问题很可能出在硬件I2C模块的配置或驱动软件上；如果也不通，则问题可能在于从设备、物理连接或底层时序函数。这是一个有效的隔离手段。

最后，保持耐心和条理。I2C调试往往是一个“假设-验证”的过程：根据现象提出可能的原因，然后通过修改配置、添加调试代码或使用工具观察，逐一验证或排除。牢牢抓住I2CMBMON（看电平）、I2CMCS和I2CMRIS（看状态和中断）这几个核心状态寄存器，结合逻辑分析仪的波形，大部分问题都能迎刃而解。