深入解析TI C2000 ePWM模块：从原理到电机控制实战

1. 项目概述：从基础PWM到TI ePWM的跃迁

在嵌入式系统，尤其是电机驱动和数字电源这类对实时性、精度和可靠性要求极高的领域，脉冲宽度调制（PWM）技术是当之无愧的基石。简单来说，PWM就是通过调节一个数字方波信号中高电平（导通）时间与整个周期时间的比例（即占空比），来控制输出到负载（如电机绕组、开关管）的平均电压或电流。占空比越大，平均电压越高，电机转速或灯光亮度也就越高。这个看似简单的原理，在实际工业应用中却面临着巨大挑战：如何确保多路PWM信号精确同步，避免桥臂直通？如何在微秒级内响应过流、过压等故障？如何在不增加CPU负担的前提下，生成复杂且可动态调整的波形？

早期的PWM外设功能相对单一，很多高级功能（如死区插入、故障保护）需要CPU频繁干预或依赖外部逻辑电路，不仅增加了系统复杂度和成本，也限制了控制带宽和响应速度。德州仪器（TI）为其C2000系列微控制器设计的增强型脉冲宽度调制器（ePWM）模块，正是为了解决这些痛点而生。它不是一个简单的定时器加比较器，而是一套完整的、高度正交化的PWM生成与管理系统。所谓“正交化”，是指其内部各个子模块（时间基准、比较、动作限定等）功能清晰独立，像乐高积木一样，既能单独配置，又能无缝协作，这种架构极大地降低了工程师的理解和使用门槛。

ePWM模块的核心价值在于，它将PWM生成过程中所有关键的、易错的环节都硬件化了。比如，你不再需要写代码去计算和插入死区时间，只需配置两个寄存器；也不再需要轮询IO口状态来处理故障，跳闸区子模块能在纳秒级内强制PWM输出进入安全状态。这使得工程师可以将精力从底层时序的泥潭中解放出来，更专注于上层控制算法（如FOC、PID）的设计与优化。无论是驱动一台精密的伺服电机，还是构建一个高效率的LLC谐振变换器，ePWM都能提供稳定、灵活且安全的底层波形支持。接下来，我将带你深入ePWM的架构腹地，拆解其八大子模块的工作原理，并分享在电机控制应用中如何将它们组合起来，打造一个既强壮又敏捷的控制核心。

2. ePWM架构全景与核心设计哲学

2.1 模块化与正交性：像搭积木一样构建PWM系统

初次接触ePWM模块时，最令人印象深刻的莫过于其清晰的模块化设计。一个完整的ePWM通道（例如ePWM1）包含两路互补或独立的PWM输出（EPWMxA和EPWMxB），而其内部则由八个功能明确的子模块构成：时间基准（TB）、计数器比较（CC）、动作限定（AQ）、死区（DB）、事件触发（ET）、跳闸区（TZ）、PWM斩波（PC）和数字比较（DC）。这种设计并非简单的功能堆砌，其背后是“正交架构”的深刻思想。

正交性意味着这些子模块之间的耦合度被降到最低。每个子模块只专注于一项核心任务，并通过标准化的信号接口进行通信。例如，时间基准子模块只负责产生时基计数器和同步信号，它不关心比较值是多少；计数器比较子模块只负责将时基计数器与设定值进行比较，产生匹配事件，它不关心这个事件最终会让输出引脚变高还是变低。这种“高内聚、低耦合”的设计带来了巨大优势：可理解性和可配置性。你可以单独学习和调试每个子模块，而不用担心牵一发而动全身。在配置时，你可以像选择菜单一样，独立设定每个环节的参数，最终组合出所需的复杂波形。

这种模块化也体现在多个ePWM实例的协同工作上。一块C2000芯片上通常有多个ePWM模块（如ePWM1到ePWM8）。每个模块都是独立的副本，拥有自己完整的寄存器组和子模块。它们通过一个精巧的同步链（EPWMxSYNCI和EPWMxSYNCO信号）连接起来。通常，ePWM1可以作为主模块，接收外部同步信号或自行产生时基，然后通过EPWM1SYNCO输出同步脉冲给ePWM2的EPWM2SYNCI，以此类推。这样，所有从模块的时基计数器都可以与主模块严格对齐，或者保持一个可编程的相位差，这对于需要多相、交错并联的拓扑（如三相逆变器、交错式Boost PFC）至关重要。

实操心得：理解“影子寄存器”在配置ePWM时，你会频繁遇到“影子寄存器”和“活动寄存器”的概念。这是ePWM实现安全、无毛刺参数更新的关键机制。以周期寄存器TBPRD为例，当影子寄存器使能时，你通过软件写入的值实际上是先存到了“影子寄存器”这个缓冲区。硬件会在一个安全的时刻（例如时基计数器归零的瞬间），自动将影子寄存器的值加载到真正控制硬件的“活动寄存器”中。这就避免了在计数器运行到一半时突然改变周期值可能导致的波形紊乱或脉冲丢失。务必在初始化时根据需求明确每个关键寄存器（如TBPRD, CMPA, CMPB）的加载模式，在需要动态调整的场合使用影子模式，在初始化或一次性配置时可以使用立即加载模式以简化流程。

2.2 关键信号通路：数据流与控制流的可视化

要驾驭ePWM，必须厘清其内部的数据流和控制流。整个模块的运作可以看作一条清晰的流水线，而子模块就是流水线上的各个工站。

1. 时钟与时基生成（TB模块）：一切始于时间基准。系统时钟VCLK4经过分频后产生模块的时基时钟TBCLK。TB模块中的16位计数器TBCTR以TBCLK为节拍，按照设定的模式（递增、递减、递增-递减）循环计数。它产生两个核心事件：CTR = PRD（计数器等于周期值）和CTR = 0（计数器等于零）。这两个事件是PWM周期的天然边界。
2. 比较匹配事件产生（CC模块）：TBCTR的实时值被同时送到两个数字比较器，与CMPA和CMPB寄存器的值进行比较。当TBCTR等于CMPA或CMPB时，就会产生CTR = CMPA和CTR = CMPB事件。CMPA和CMPB的值直接决定了PWM脉冲的边沿位置，是控制占空比的关键。
3. 输出动作裁定（AQ模块）：这是将“事件”转化为“动作”的决策中心。AQ模块接收来自TB和CC的四个核心事件（CTR=PRD,CTR=0,CTR=CMPA,CTR=CMPB）。你可以为每个事件独立配置当它发生时，对EPWMxA和EPWMxB输出执行何种操作：置高、置低、翻转，或者无动作。通过灵活配置，可以生成对称、不对称、带死区的各种PWM波形。
4. 死区插入（DB模块）：AQ模块输出的原始PWM信号（通常称为“原始A”和“原始B”）进入死区模块。对于电机驱动中的H桥或逆变器，同一桥臂的上下两个开关管绝不能同时导通（否则会导致直通短路）。死区模块的作用就是在其中一个开关管关断后，强制插入一段可编程的延迟时间，再开启另一个开关管。它允许对上升沿和下降沿独立设置延迟，为硬件提供绝对的安全保障。
5. 故障保护与最终输出（TZ模块）：经过死区处理的信号最终送到跳闸区模块。这是系统的安全卫士。当外部故障信号（如过流TZ1、过压TZ2、驱动器故障TZ3）有效时，TZ模块可以无视前面的所有逻辑，在几个时钟周期内强制PWM输出引脚进入预设的安全状态（高电平、低电平或高阻态）。这种硬件级的快速保护是软件中断无法比拟的。
6. 辅助功能模块（ET, PC, DC）：
   • 事件触发（ET）：用于在特定事件（如CTR=PRD）发生时，自动触发CPU中断或启动ADC转换，极大减轻了CPU的轮询负担。
   • PWM斩波��PC）：用于生成高频载波对PWM信号进行调制，常用于驱动需要隔离的功率器件（如IGBT的门极驱动变压器）。
   • 数字比较（DC）：这是一个更高级的故障检测和事件生成模块，可以对多个输入信号进行逻辑组合和滤波，产生更复杂的触发条件给TZ或ET模块。

理解这条通路，你就掌握了ePWM的“经脉”。配置ePWM的本质，就是沿着这条通路，逐个模块设定其工作模式和参数。

3. 核心子模块深度解析与配置实战

3.1 时间基准（TB）子模块：一切节拍的起源

时间基准子模块是整个ePWM的心脏，它决定了PWM波的频率和相位，是所有后续操作的计时基础。其核心是一个16位的向上/向下计数器TBCTR，以及与之相关的周期寄存器TBPRD和控制逻辑。

3.1.1 计数模式与波形关系

TB模块支持三种基本计数模式，直接决定了生成的PWM波是对称还是不对称的：

• 递增计数模式（Asymmetric Up-Count）：计数器从0开始递增到TBPRD，然后归零重启。在这种模式下，一个PWM周期只发生一次“计数器等于周期值”的事件。它生成的PWM波是不对称的，通常用于简单的开关控制或需要非对称脉冲的场景。
• 递减计数模式（Asymmetric Down-Count）：计数器从TBPRD开始递减到0，然后重置为TBPRD重启。同样生成不对称PWM。
• 递增-递减计数模式（Symmetric Up-Down-Count）：这是电机控制中最常用的模式。计数器从0递增到TBPRD，然后递减回0，如此循环。在一个周期内，CTR=PRD和CTR=0事件各发生一次。此模式能生成对称的PWM波形，这对于中心对齐的SPWM或SVPWM调制至关重要，因为它能有效降低谐波分量，尤其是在驱动电机时，可以减少转矩脉动和噪声。

PWM频率（Fpwm）和周期（Tpwm）的计算公式取决于模式：

• 递增/递减模式：Tpwm = (TBPRD + 1) * Ttbclk，Fpwm = 1 / Tpwm。这里Ttbclk是时基时钟周期，等于系统时钟周期乘以分频系数。
• 递增-递减模式：Tpwm = 2 * TBPRD * Ttbclk，Fpwm = 1 / Tpwm。注意，此时周期值是递增模式的两倍。

3.1.2 同步与相位控制：多模块协同的密钥

单个ePWM模块能力有限，真正的威力在于多个模块的协同。TB模块的同步输入（EPWMxSYNCI）和输出（EPWMxSYNCO）信号构成了同步链。假设我们有一个三相逆变器，需要ePWM1, ePWM2, ePWM3分别产生U, V, W三相的PWM波，且互差120度电角度。

配置步骤如下：

1. 选择主模块：将ePWM1配置为主模块。设置其TBCTL[SYNCOSEL]， 使其EPWM1SYNCO信号在CTR=0时产生同步脉冲。关闭其TBCTL[PHSEN]（相位使能），因为它不需要被同步。
2. 配置从模块相位：设置ePWM2和ePWM3的TBCTL[PHSEN]=1，使能相位加载。在它们的相位寄存器TBPHS中写入不同的值。例如，若TBPRD=6000（对应360度），那么120度相位差对应的TBPHS值就是2000。同时，配置它们的同步源EPWMxSYNCI来自前一个模块。
3. 同步启动：按照TI推荐流程，先使能所有ePWM模块的时钟，然后将全局同步控制位TBCLKSYNC置0，停止所有时基时钟。接着配置所有模块的TBCTL（模式、分频等）。最关键的一步：在完成所有配置后，再将TBCLKSYNC置1。此时，所有模块的时基时钟会在同一个VCLK4的上升沿对齐启动，从模块会在接收到主模块同步脉冲的瞬间，将TBPHS值加载到自己的TBCTR中，从而实现精确的相位锁定。

避坑指南：同步时序与影子寄存器同步操作中最常见的坑是时序混乱。务必记住：相位寄存器TBPHS的加载，发生在从模块检测到同步输入脉冲（EPWMxSYNCI）之后的下一个有效TBCLK边沿。如果你的TBCLK分频过大，这个延迟会变长。此外，在动态改变TBPHS值时，如果该寄存器有影子寄存器，新值会在下次同步事件时才生效。在调试多相系统时，建议先用示波器抓取各模块的EPWMxSYNCI和EPWMxSYNCO信号，确保同步脉冲链是通畅的，再检查PWM输出的相位关系。

3.2 计数器比较（CC）与动作限定（AQ）子模块：占空比的雕刻师

如果说TB模块定义了画布（周期），那么CC和AQ模块就是在画布上作画的笔，它们共同决定了PWM脉冲的宽度和形状。

3.2.1 CC模块：设定比较点

CC模块包含两个比较寄存器CMPA和CMPB。它们的值会与TBCTR的实时值进行比较。在递增-递减计数模式下，一个PWM周期内，每个比较器会进行两次匹配：一次在递增过程，一次在递减过程。CMPA和CMPB的值就是PWM输出边沿的“触发点”。通过动态更新CMPA/CMPB（通常在其影子寄存器中写入新值），就能实时调整占空比，这是实现闭环控制（如电流环、速度环）的基础。

3.2.2 AQ模块：定义边沿动作

AQ模块是策略执行者。它接收事件，并执行你预设的动作。配置AQ模块的核心在于理解“在什么事件下，对哪个输出做什么动作”。

以最常用的对称PWM生成为例，我们希望EPWMxA输出一个中心对齐的PWM波：

1. 设置TB模块为递增-递减模式。
2. 假设我们希望EPWMxA在计数器递增到CMPA时拉高，在递减到CMPA时拉低（这样产生的是一个以周期中心为对称点的脉冲）。
3. 配置AQCTLA寄存器：
   • 对CTR = CMPA事件（递增匹配）：设置动作为SET（输出置高）。
   • 对CTR = CMPA事件（递减匹配）：设置动作为CLEAR（输出置低）。
4. 此时，EPWMxB可以配置为与EPWMxA互补（用于H桥的上、下管），只需在AQCTLB中配置相反的逻辑即可。

AQ模块的灵活性极高。你可以通过配置，让一个通道在CTR=0时置高，CTR=CMPA时置低，生成不对称PWM；甚至可以通过TOGGLE（翻转）动作，结合多个比较事件，生成更复杂的多脉冲波形。

3.3 死区（DB）子模块：电力电子的安全锁

死区时间是功率变换领域的“安全距离”。DB模块接收来自AQ模块的原始信号（通常称为EPWMxA和EPWMxB），并对其上升沿和下降沿分别插入可编程的延迟。

DB模块有两种主要工作模式：

• 标准模式：对输入信号A和B，分别生成带有死区延迟的输出信号A和B。
• 互补模式：这是最常用的模式。它只接收一个输入信号（如EPWMxA），然后生成一对互补的、带有死区的输出信号（通常称为EPWMxA_H和EPWMxA_L，分别驱动上管和下管）。

关键寄存器是DBRED（上升沿延迟）和DBFED（下降沿延迟）。延迟时间 = 寄存器值 * Ttbclk。你需要根据所驱动的功率器件（MOSFET, IGBT）的开关特性（尤其是关断时间）来设置这个值。死区时间必须大于功率器件的最大关断时间，但过大的死区又会引入波形失真，降低输出电压利用率，需要折中考虑。

实操心得：死区时间的测量与优化死区时间设置不当是导致逆变器效率低下甚至炸管的常见原因。理论计算是基础，但一定要用示波器进行实测。将探头分别接在上下管的驱动信号上，使用示波器的延迟测量功能，精确测量从上一个管子的下降沿到下一个管子的上升沿之间的时间，这就是实际死区。确保这个时间在所有工况下（高温、低温）都大于数据手册中器件的关断时间，并留有一定裕量（例如20%）。在追求效率的场合，可以尝试在软件中根据温度或电流动态微调死区值，但这需要非常谨慎的测试。

3.4 跳闸区（TZ）与事件触发（ET）子模块：系统的神经与反射弧

3.4.1 TZ模块：硬件级快速保护

TZ模块是ePWM的安全气囊。它监控最多6个外部故障输入信号（TZ1~TZ6）。这些信号可以来自比较器（过流检测）、ADC（过压检测）或GPIO（急停按钮）。当故障发生时，TZ模块的响应是毫秒甚至微秒级的，远快于任何软件中断服务程序。

配置TZ模块的关键步骤：

1. 选择信号源（TZSEL）：决定哪些TZ引脚被本ePWM模块所关注。
2. 配置动作（TZCTL）：决定当故障发生时，强制PWM输出进入什么状态（高、低、高阻）。通常，在电机驱动中，我们会将故障动作设置为“强制为低”或“高阻”，从而快速关断所有开关管。
3. 配置触发模式：
   • 单次触发（One-Shot）：故障发生后，输出被强制锁定在安全状态，直到软件手动清除标志位后才恢复。用于严重的、需要人工干预的故障。
   • 周期循环触发（Cycle-By-Cycle）：故障在每个PWM周期都会被检查。如果故障在一个周期内出现，输出会在本周期被强制为安全状态，但下一个周期如果故障消失，PWM输出会自动恢复正常。这适用于可恢复的瞬时过流保护。

3.4.2 ET模块：精准的事件调度器

ET模块负责管理由TB和CC模块产生的事件（如CTR=PRD,CTR=CMPA），并用它们来触发两类重要操作：中断（EPWMxINT）和ADC启动转换（EPWMxSOCA/B）。

在电机控制中，ADC采样时刻至关重要。例如，在采用空间矢量脉宽调制（SVPWM）时，我们通常希望在PWM周期中心点（计数器从递增转为递减的CTR=PRD时刻）进行相电流采样，此时电流纹波最小，采样值最准确。通过ET模块，我们可以轻松配置CTR=PRD事件去触发ADC的SOCA，实现硬件级的精准同步采样，完全无需CPU参与，也避免了软件延迟带来的误差。

此外，ET模块还支持事件分频（Prescale）。例如，你可以设置每发生2次CTR=PRD事件才产生一次中断，这样可以降低CPU的中断频率，把计算资源留给更关键的任务。

4. 在数字电机控制中的典型应用与配置流程

4.1 构建一个三相电压源型逆变器（VSI）的PWM驱动

我们以最常用的三相永磁同步电机（PMSM）磁场定向控制（FOC）为例，展示如何配置ePWM模块。假设使用ePWM1、2、3分别驱动U、V、W三相桥臂。

4.1.1 系统架构与模块分工

• 主时基与同步：将ePWM1配置为主模块，产生中心对齐的对称PWM。ePWM2和ePWM3作为从模块，与ePWM1同步，并分别设置120度和240度的相位偏移（通过TBPHS实现），以模拟三相正弦波互差120度的特性（虽然实际相位由SVPWM算法在CMPA/CMPB中体现，但硬件同步确保了三个模块的计数起点一致）。
• 死区插入：每个ePWM模块的DB子模块独立工作，为其互补的上下管驱动信号插入死区。
• 故障保护：将三相下桥臂的电流采样信号经过比较器后，连接到TZ1、TZ2、TZ3。配置所有ePWM模块的TZ子模块，响应这三个故障信号，动作模式设为“周期循环触发”，强制输出为低。这样，任何一相过流都能立即关断所有桥臂。
• ADC触发：配置ePWM1的ET模块，在CTR=PRD（PWM周期中心点）和CTR=0（周期开始点）事件触发ADC SOCA和SOCB，用于同步采样两相电流（第三相可通过计算得出）。

4.1.2 关键寄存器配置代码示例（基于C语言伪代码）

以下是一个ePWM1模块的初始化框架，用于生成中心对齐的互补PWM，并设置同步和ADC触发：

// 1. 时基 (TB) 模块配置 EPwm1Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; // 递增-递减模式，对称PWM EPwm1Regs.TBCTL.bit.PHSEN = TB_DISABLE; // 主模块，禁用相位加载 EPwm1Regs.TBCTL.bit.PRDLD = TB_SHADOW; // 周期寄存器使用影子模式 EPwm1Regs.TBCTL.bit.SYNCOSEL = TB_SYNC_DISABLE; // 主模块，同步输出选择为禁止（或根据需要输出） EPwm1Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1; // 高速时钟分频 EPwm1Regs.TBCTL.bit.CLKDIV = TB_DIV1; // 时钟分频 EPwm1Regs.TBPRD = SYSTEM_FREQ / (2 * PWM_FREQ) - 1; // 计算周期值，假设TBCLK=SYSTEM_FREQ EPwm1Regs.TBPHS.word = 0; // 主模块相位为0 // 2. 计数器比较 (CC) 模块配置 EPwm1Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; // CMPA使用影子模式，可在任意时刻写入 EPwm1Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW; // CMPB使用影子模式 EPwm1Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; // 在CTR=0时，将CMPA影子寄存器的值加载到活动寄存器 EPwm1Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO; // CMPB同理 EPwm1Regs.CMPA.half.CMPA = INIT_DUTY_CYCLE; // 初始化占空比，此值由SVPWM算法实时更新 EPwm1Regs.CMPB = 0; // CMPB可能用于其他用途，如同步输出触发点 // 3. 动作限定 (AQ) 模块配置 - 生成互补对称PWM // 配置EPWM1A: 递增匹配CMPA时置高，递减匹配CMPA时置低 EPwm1Regs.AQCTLA.bit.CAU = AQ_SET; // CTR=CMPA on up-count -> SET (High) EPwm1Regs.AQCTLA.bit.CAD = AQ_CLEAR; // CTR=CMPA on down-count -> CLEAR (Low) // 配置EPWM1B: 与A互补，递增匹配CMPA时置低，递减匹配CMPA时置高 EPwm1Regs.AQCTLB.bit.CBU = AQ_CLEAR; // CTR=CMPB on up-count -> CLEAR (假设CMPB=CMPA) EPwm1Regs.AQCTLB.bit.CBD = AQ_SET; // CTR=CMPB on down-count -> SET // 4. 死区 (DB) 模块配置 EPwm1Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE; // 使能完全的死区模块，互补模式 EPwm1Regs.DBCTL.bit.POLSEL = DB_ACTV_HI; // 根据驱动芯片有效电平选择极性 EPwm1Regs.DBRED = DEAD_TIME_RED_NS / TBCLK_NS; // 计算上升沿延迟寄存器值 EPwm1Regs.DBFED = DEAD_TIME_FED_NS / TBCLK_NS; // 计算下降沿延迟寄存器值 // 5. 事件触发 (ET) 模块配置 - 用于触发ADC采样 EPwm1Regs.ETSEL.bit.SOCAEN = ET_ENABLE; // 使能SOCA EPwm1Regs.ETSEL.bit.SOCASEL = ET_CTR_ZERO; // SOCA由CTR=0事件触发（周期开始） EPwm1Regs.ETSEL.bit.SOCBEN = ET_ENABLE; // 使能SOCB EPwm1Regs.ETSEL.bit.SOCBSEL = ET_CTR_PRD; // SOCB由CTR=PRD事件触发（周期中心，推荐电流采样点） EPwm1Regs.ETPS.bit.SOCAPRD = ET_1ST; // 每个选定事件都触发一次 EPwm1Regs.ETPS.bit.SOCBPRD = ET_1ST; // 6. 跳闸区 (TZ) 模块配置 EPwm1Regs.TZSEL.bit.OSHT1 = TZ_ENABLE; // 使能TZ1作为单次触发故障源 EPwm1Regs.TZSEL.bit.CBC1 = TZ_ENABLE; // 使能TZ1作为周期循环触发故障源 EPwm1Regs.TZCTL.bit.TZA = TZ_FORCE_LO; // TZ故障时，强制EPWM1A输出低 EPwm1Regs.TZCTL.bit.TZB = TZ_FORCE_LO; // TZ故障时，强制EPWM1B输出低 EPwm1Regs.TZEINT.bit.OST = ENABLE; // 使能单次触发中断（可选，用于记录故障）

4.1.3 ePWM2/ePWM3的从模块配置要点对于ePWM2和ePWM3，大部分配置与ePWM1相同，除了以下几点：

• TBCTL.bit.PHSEN = TB_ENABLE;// 使能相位加载
• TBCTL.bit.SYNCOSEL = TB_SYNC_IN;// 同步输出直接转发输入，或将同步链延续下去
• TBPHS寄存器分别设置为计算好的相位值（例如，对于120度偏移，若TBPRD为周期计数值，则TBPHS = TBPRD / 3）。
• 它们的同步输入EPWMxSYNCI需要连接到前一个模块的同步输出。

4.2 高级应用：数字比较（DC）子模块实现更智能的保护

在复杂的系统中，简单的电平触发保护可能不够。例如，你可能希望只在特定的PWM周期段（如上管导通期间）内监控过流，以避免噪声误触发。��时就需要DC模块。

DC模块可以接收多个输入（如来自比较器的数字信号），并对其进行逻辑运算（与、或）和滤波。你可以设置一个“消隐窗口”，在PWM开关切换的瞬间（此时噪声很大）忽略故障信号，只在稳定导通期间进行保护。这大大提高了系统的抗干扰能力和可靠性。配置DC模块相对复杂，需要仔细规划输入选择（DCTRIPSEL）、滤波控制（DCFCTL）和动作控制（DCACTL），但它为实现鲁棒性极强的工业级保护提供了可能。

5. 调试技巧与常见问题排查实录

即使理解了所有原理，实际调试ePWM时依然会遇到各种问题。下面是我在多年项目中积累的一些实战经验和常见坑点。

5.1 问题排查速查表

5.2 核心调试方法论：信号流追溯法

当遇到棘手的ePWM问题时，最有效的方法是沿着信号流，从源头到输出，逐级验证。

1. 第一步：验证时基。首先，暂时关闭AQ模块的输出（或配置为强制高/低），直接读取TBCTR寄存器的值，或者将其变化通过DAC输出观察，看计数器是否按预期的模式、频率和相位在运行。这是所有功能的基石。
2. 第二步：验证比较事件。使能ET模块的中断，在CTR=CMPA和CTR=PRD等事件处进入中断并翻转一个测试GPIO。用逻辑分析仪或示波器看这个GPIO的翻转是否精准发生在你期望的计数点。这验证了CC模块和事件生成逻辑。
3. 第三步：验证AQ动作。在不使能死区和TZ的情况下，配置AQ模块输出简单的波形（比如仅在CTR=0时置高，CTR=PRD时置低）。用示波器测量EPWMxA/B引脚，看波形是否与AQ配置严格对应。
4. 第四步：叠加死区。在第三步的基础上使能DB模块，观察输出波形是否在边沿插入了预期的延迟。分别测试上升沿和下降沿延迟。
5. 第五步：测试保护。手动模拟一个TZ故障信号（例如，将TZ1引脚拉低），观察PWM输出是否立即被强制到安全状态。同时检查TZFLG标志位是否被置起。
6. 第六步：测试同步与ADC触发。在多模块系统中，先让每个模块独立输出正确的PWM，再连接同步链。ADC触发可以用一个空的ADC通道采样，然后查看其结果寄存器，或者用触发事件翻转一个GPIO来验证时机。

5.3 性能优化要点

• 影子寄存器的使用：对于需要在线频繁更新的参数（如CMPA、CMPB、TBPRD），务必使用影子寄存器，并在安全的时刻（如CTR=0）加载，以避免脉冲畸变。
• 中断频率管理：利用ETPS寄存器的事件分频功能，降低不必要的CPU中断频率。例如，速度环计算可能只需要每100个PWM周期执行一次。
• 最小化ISR延迟：在ePWM中断服务程序中，只做最必要的操作（如更新比较值、清除标志）。复杂的控制算法计算可以放在后台循环中。使用CPU的流水线和缓存优化技巧。
• 时钟分频权衡：更高的TBCLK频率意味着更精细的时间分辨率（死区、占空比可调粒度更细），但也会增加功耗。根据系统对PWM精度的要求，合理选择CLKDIV。

ePWM模块是TI C2000系列微控制器的精髓之一，其深度和灵活性足以支撑从简单的LED调光到复杂的多轴伺服驱动的各类应用。掌握它，意味着你掌握了精准控制能量流动的钥匙。最初的配置可能会让人觉得繁琐，但一旦你理解了其模块化架构和信号流，它就会变成一个直观而强大的工具。记住，多看数据手册中的时序图，多用示波器观察实际信号，从简单的配置开始，逐步增加复杂度，是学习ePWM的最佳路径。