高端制造｜半导体与集成电路｜设计EDA赛道基层工程 师竞业风险核查清单（完整版）

一、适用说明

本清单适用于半导体与集成电路-设计EDA赛道基层工程师全员入职、转正、用工合规复盘竞业风险核查，覆盖前端设计、仿真验证、后端布局布线、物理验证、Signoff、EDA流程自动化等基层执行岗位。核查维度严格统一为：基础竞业协议状态、同类EDA工具/工作从业权限、同业竞品边界认定（仅限芯片设计、晶圆制造、封测三类同行），为企业用工合规、知识产权风控、人员录用决策提供标准化依据。

二、维度一：基础竞业、保密协议签署与有效性核查

核查目标：确认候选人是否存在有效在职/离职竞业限制、保密约束，排查法定执业禁止风险。