AM387x引脚复用与启动模式配置：嵌入式硬件设计的核心基石

1. 项目概述与核心价值

在嵌入式硬件开发领域，尤其是基于德州仪器（TI）AM387x这类高性能应用处理器的项目中，有两个概念是每一位工程师从原理图设计阶段就必须深刻理解并精准掌握的：引脚复用（Pin Muxing）和启动模式（Boot Mode）配置。这绝非简单的“连线”或“上拉下拉电阻”问题，而是决定了你的硬件设计能否成功启动、外设能否正常工作的基石。很多项目在调试阶段遇到的“玄学”问题，比如以太网不通、NAND无法读写、系统启动卡住，追根溯源往往就是这两项配置的疏忽或误解。

AM3874和AM3871作为TI Sitara系列中的佼佼者，集成了ARM Cortex-A8核心和丰富的外设，但芯片的物理引脚数量是有限的。为了在有限的引脚上实现诸如GPMC（通用内存控制器）、双千兆以太网（EMAC）、多个MMC/SD、视频输入输出（VIN/VOUT）、音频（McASP）等数十种功能，引脚复用技术应运而生。简单来说，一个物理引脚（例如，芯片封装的T28脚）在内部可以通过寄存器配置，选择它到底是作为NAND Flash的片选信号GPMC_CS[0]，还是一个普通的GPIOGP1[23]。这个选择权，就掌握在控制模块（Control Module）的PINCNTLx寄存器手中。

而启动模式配置，则是系统上电后，处理器内部ROM代码读取的第一份“说明书”。处理器通过检测一组特定的引脚（在AM387x上是BTMODE[15:0]）在上电复位时的电平状态，来决定从哪里、以何种方式加载第一段用户代码（Bootloader）。是直接从NAND Flash读取？还是通过UART等待主机发送？抑或是从SD卡或以太网启动？这个初始决策过程完全由硬件电路决定，软件在此时还无法干预。因此，引脚复用配置决定了信号的“通路”是否畅通，而启动模式配置则决定了系统从哪里找到“第一口粮”。两者相辅相成，任何一者的错误都会导致系统“瘫痪”。本文将结合官方数据手册（如ZHCS060B），深入拆解AM387x的这两大机制，并提供从理论到实践、从寄存器位域到硬件电路设计的全链路解析。

2. 引脚复用（Pin Muxing）机制深度解析

2.1 核心原理与寄存器结构

引脚复用并非AM387x独有，但它的实现方式非常典型。其核心是芯片内部的一个数字开关阵列，每个物理引脚都连接着这个开关。开关的拨动位置，由对应的PINCNTLx寄存器中的MUXMODE[7:0]这8位字段控制。数据手册中的Table 4-13 “PINCNTLx Registers MUXMODE Functions”就是这个开关的“接线表”。

以PINCNTL122（地址0x4814_09E4）控制的T28引脚为例，其复位值为0x0006_0000。我们需要理解这个32位寄存器的每一个位域：

• Bits 7:0 - MUXMODE[7:0]: 这是核心配置字段。复位值0x00通常意味着引脚初始状态为高阻态（3-state）。表格中列出了该引脚在不同MUXMODE值下对应的功能。例如，MUXMODE=0x1时，T28作为GPMC_CS[0]；MUXMODE=0x2时，作为GP1[23]。
• Bit 16 - PULLUDEN: 上拉/下拉使能位。0为使能，1为禁用。复位值0表示默认使能了内部上拉或下拉。
• Bit 17 - PULLTYPESEL: 上拉/下拉类型选择。0为下拉（Pull-Down），1为上拉（Pull-Up）。复位值1表示默认是上拉。
• Bits 31:20, 19, 18, 15:8: 这些是保留位或必须写入特定值的位，编程时需要严格按照数据手册的说明操作，例如Bit 18必须写1。

因此，PINCNTL122的复位值0x0006_0000换算成二进制，结合Table 4-11的位描述，意味着：PULLUDEN=0（使能），PULLTYPESEL=1（上拉），MUXMODE=0x00（高阻态）。这符合大多数引脚的初始安全状态。

注意：PINCNTLx寄存器的复位值并不代表一个可用的功能状态，它仅仅是一个安全的默认状态（高阻且通常使能上拉）。你必须在你的系统初始化代码中，根据实际硬件设计，显式地配置每一个用到的引脚的MUXMODE，否则信号无法正确连通。

2.2 多路复用（Multiplexed）与多重映射（Multimuxed）辨析

在配置引脚时，你会遇到两个关键概念，理解它们能避免很多配置错误：

1. 多路复用（Muxed）：这是最常见的情况，即一个物理引脚可以从多个不同的外设功能中选择一个。例如，引脚P2可以是SD0_CMD、GP0[1]或SD1_CMD(M1)，你只能三选一。
2. 多重映射（Multimuxed, MM）：这是一个更特殊也更容易出错的概念。它指的是同一个外设信号，可以映射到多个不同的物理引脚上。在Table 4-13中，你会看到诸如SD1_CMD(M0)和SD1_CMD(M1)的标注。这里的(M0)、(M1)就代表该信号（SD1_CMD）的第0个、第1个可选的映射引脚。

例如，SD1_CMD这个信号，它的(M0)选项在PINCNTL2（引脚P2），而(M1)选项在PINCNTL9（引脚N1）。这意味着，如果你想让SD1控制器使用CMD信号线，你不仅需要将对应引脚（比如P2）的MUXMODE配置为SD1_CMD，还需要确保SD1控制器本身被配置为使用(M0)这个映射选项。这个选择通常由控制模块中更高层级的配置寄存器（例如外设选择寄存器）控制，并非单纯由PINCNTL寄存器决定。忽略这一点，即使引脚MUXMODE配对了，信号也可能无法连通。

2.3 关键接口引脚复用配置实战

让我们以几个最常用也最复杂的接口为例，看看如何正确配置。

2.3.1 GPMC接口配置详解GPMC是连接异步存储器（如NOR Flash）、同步存储器或FPGA/CPLD的通用接口，在NAND Flash启动中至关重要。假设我们设计了一个16位宽的NAND Flash连接在CS0上。

• 数据线：GPMC_D[15:0]对应引脚U26, Y28, V27, W27, V26, AA28, U25, V25, Y27, AB28, Y26, AA27, U24, U23, V24, Y25。在NAND启动模式下，ROM代码会主动配置这些引脚为GPMC功能。但在我们自己的Bootloader或内核中，仍需在初始化时通过PINCNTL89-PINCNTL104将这些引脚的MUXMODE设置为0x1（GPMC_D[x]）。
• 控制线：GPMC_CS[0]（T28, PINCNTL122）、GPMC_ADV_ALE（M26, PINCNTL128）、GPMC_OE_RE（T27, PINCNTL129）、GPMC_WE（U28, PINCNTL130）、GPMC_BE[0]_CLE（U27, PINCNTL131）、GPMC_BE[1]（V28, PINCNTL132）、GPMC_WAIT[0]（W28, PINCNTL133）。这些都需要根据硬件连接，配置相应的MUXMODE。
• 特殊引脚：GPMC_CLK（R26, PINCNTL127）在部分启动模式下可能不被配置，需要手动初始化。GPMC_WAIT[0]是输入信号，用于插入等待状态，硬件上需要正确上拉/下拉。

配置代码示例（伪代码）：

// 假设寄存器基地址为 CONTROL_MODULE_BASE (0x4814_0000) #define PINCNTL122 (*(volatile unsigned int *)(CONTROL_MODULE_BASE + 0x09E4)) #define PINCNTL128 (*(volatile unsigned int *)(CONTROL_MODULE_BASE + 0x09FC)) // ... 其他PINCNTL定义 // 配置GPMC相关引脚为所需功能，并设置上拉（假设需要） // MUXMODE = 0x1, PULLUDEN=0 (使能), PULLTYPESEL=1 (上拉) // 即写入值：0x00060001 #define GPMC_PIN_CONF_VALUE 0x00060001 PINCNTL122 = GPMC_PIN_CONF_VALUE; // T28 as GPMC_CS0 PINCNTL128 = GPMC_PIN_CONF_VALUE; // M26 as GPMC_ADV_ALE // ... 配置其他引脚

2.3.2 以太网EMAC接口配置的复杂性以太网（EMAC）的引脚复用最为复杂，因为它支持MII、RMII、RGMII等多种PHY接口模式，且同一个物理引脚在不同模式下承载的信号完全不同。

以引脚J27（PINCNTL232）为例，查看Table 4-13：

• MUXMODE=0x1:EMAC_RMREFCLK(RMII参考时钟)
• MUXMODE=0x4:TIM2_IO(M3)(定时器IO)
• MUXMODE=0x8:GP1[10](M0)(通用GPIO)

这还没完。如果你选择MUXMODE=0x1将其作为EMAC功能，你还需要确定EMAC0工作在哪种模式。这由**启动模式引脚BTMODE[9:8]**在上电时锁存的值决定（见Table 4-7），或者后续由软件配置GMII_SEL寄存器（地址0x4814_0650）的RGMII0_EN等位来动态切换。

更复杂的是信号映射。以RGMII模式为例，发送数据线EMAC[0]_RGTXD[0]实际映射到了哪个物理引脚？查看Table 4-8和PINCNTL寄存器，你会发现它映射到了G28引脚（PINCNTL240），并且在该引脚上，MUXMODE=0x4对应的是EMAC[0]_RGTXD[0]功能。因此，你需要：

1. 通过BTMODE[9:8]或GMII_SEL寄存器，将EMAC0设置为RGMII模式。
2. 将所有用于RGMII模式的引脚（TXC, TXCTL, TXD[3:0], RXC, RXCTL, RXD[3:0], MDIO, MDC）的PINCNTL寄存器MUXMODE，配置为对应的RGMII功能（如0x4）。
3. 确保这些引脚的上拉/下拉配置符合PHY芯片的要求（例如，MDIO通常需要上拉）。

2.3.3 启动模式引脚的特殊性启动模式引脚BTMODE[15:0]本身也是复用的，它们与GPMC数据线GPMC_D[15:0]共享引脚（PINCNTL89-PINCNTL104）。这是一个关键设计要点：

• 上电复位阶段：这些引脚被硬件采样，用于确定启动模式。此时，它们的功能是BTMODE[x]。
• 采样完成后：在ROM代码执行或用户程序运行时，你可以通过配置对应的PINCNTL寄存器，将它们重新定义为GPMC_D[x]用于数据通信，或者保持为GPIO等其他功能。
• 硬件设计必须注意：由于这些引脚在复位期间是输入状态（用于采样），你必须通过外部电阻将它们拉高或拉低到一个确定的电平，以设置所需的启动模式。不能悬空。例如，想设置BTMODE[12:11]=00b（NAND 8位），就需要将对应引脚（U24, U23）通过电阻拉到期望电平。

3. 启动模式（Boot Mode）配置全解

3.1 启动流程与BTMODE引脚解析

AM387x上电或硬复位后，处理器内部固化的ROM代码会立即动作。它首先读取BTMODE[15:0]这16个引脚的状态，这个读取发生在复位信号释放后的一个非常早的时刻。根据这16位二进制值，ROM代码会决定后续的启动流程。Table 4-1（虽然输入材料未包含，但根据上下文和TI惯例）定义了这些位的含义，通常包括：

• BTMODE[4:0]：主启动设备选择。例如，00100b可能代表NAND Flash启动，01010b代表MMC/SD启动，01100b代表UART启动，10000b代表以太网启动等。
• BTMODE[14:13]：用于特定启动设备的子模式。例如在NAND启动时，可能用于选择CS片选。
• BTMODE[12]：NAND Flash数据位宽选择（0=8位，1=16位）。
• BTMODE[9:8]：以太网PHY模式选择（MII/RMII/RGMII），如前文所述。
• BTMODE[15], [10]等：可能用于使能或禁用某些功能，如GPMC时钟。

3.2 主流启动模式配置详解

3.2.1 NAND Flash启动模式这是最常用的非易失性存储启动方式。ROM代码在识别到NAND启动模式后，会根据BTMODE[12]配置的位宽（8/16位），自动初始化相关的GPMC引脚（见Table 4-3）。但这里有一个至关重要的细节：NAND Flash不是XIP（片上执行）存储器。ROM代码需要将NAND中的初始引导程序（通常是SPL或X-Loader）拷贝到内部RAM（IRAM）中执行，这个过程称为“Shadowing”。

硬件连接与BTMODE设置示例：

• 目标：从8位NAND Flash启动，使用CS0。
• BTMODE[4:0]：设置为NAND启动对应的值，假设为00100b。
• BTMODE[12]：设置为0（8位模式）。
• BTMODE[14:13]：设置为00b（使用CS0）。
• 硬件电路：必须将BTMODE[0]到BTMODE[15]对应的引脚（即GPMC_D[0]到GPMC_D[15]引脚），通过电阻上拉或下拉到确定的电平。例如，将BTMODE[12]（对应U24引脚）通过一个10kΩ电阻下拉到GND。

3.2.2 串行启动模式：UART与SPI

• UART启动：主要用于工厂烧录或深度调试。配置BTMODE选择UART启动后，ROM代码会初始化UART0_RXD（AH5）和UART0_TXD（AG5）引脚（见Table 4-10），然后等待主机通过串口发送引导程序。波特率通常是固定的（如115200）。注意：UART启动引脚是固定的，无需在PINCNTL中配置MUXMODE，ROM会强制配置。
• SPI启动：从SPI Flash启动。ROM会初始化SPI[0]_SCS[0]（片选）、SCLK、MOSI（D1）、MISO（D0）这四个引脚（见Table 4-6）。同样，这些引脚在启动阶段由ROM强制配置。

3.2.3 网络启动：EMAC Boot以太网启动（BOOTP/DHCP/TFTP）对于无盘设备或网络化部署非常有用。其配置最为复杂：

1. BTMODE[4:0]：选择EMAC启动。
2. BTMODE[9:8]：选择PHY接口模式（00b=MII, 01b=RMII, 10b=RGMII）。这个选择至关重要，它决定了ROM将按照Table 4-8中的哪一列（MII/GMII, RGMII, RMII）来初始化EMAC0的引脚。
3. PINCNTL配置：尽管ROM会初始化EMAC引脚，但为了确保万无一失，在后续软件中最好还是根据所选模式，重新确认并配置一遍相关引脚的MUXMODE。
4. PHY芯片：硬件上，PHY芯片的接口模式（MII/RMII/RGMII）必须与BTMODE[9:8]的设置完全匹配。同时，MDIO和MDCLK管理引脚也需要正确连接并配置上拉。

3.2.4 外设存储器启动：MMC/SD与I2C EEPROM

• MMC/SD启动：从SD卡启动是快速原型开发的常用方式。ROM会初始化SD1控制器对应的引脚（CLK, CMD, DAT[3:0]），如Table 4-5所示。硬件上需要确保SD卡座的CD/DAT3上拉等电路符合规范。
• I2C EEPROM启动：适用于存储空间要求小、成本敏感的场景。ROM会初始化I2C[0]_SCL和I2C[0]_SDA引脚（见Table 4-4），并从指定的EEPROM地址读取引导程序。

3.3 启动模式配置的硬件设计要点

1. 电阻选择：BTMODE引脚的上拉/下拉电阻典型值为10kΩ。对于需要稳定高电平的引脚，上拉到DVDD（IO电源，如1.8V或3.3V，具体看芯片手册）。对于低电平，下拉到地。
2. 避免冲突：BTMODE引脚在启动后可能复用为GPMC数据线。如果板上同时接了NAND Flash和用于配置的电阻网络，要确保电阻值足够大（如10kΩ），不会影响GPMC数据线上的高速信号完整性。有时会使用0欧姆电阻作为跳线，方便切换启动模式。
3. 电平兼容：确保上拉电压与芯片IO电源电压（DVDD）一致。AM387x通常有多个IO电源域，BTMODE引脚属于哪个电源域需查手册确认。
4. 文档化：在原理图中清晰标注每个BTMODE引脚的上拉/下拉状态及其对应的二进制值，并计算最终的16进制启动设备ID。这是硬件和软件工程师对接的关键依据。

4. 寄存器编程实战与系统初始化流程

理解了原理，最终要落实到代码上。系统的引脚配置通常分为几个阶段：

4.1 Bootloader阶段的配置在U-Boot或SPL等Bootloader的早期汇编或C初始化阶段，就需要配置关键引脚。

// 以U-Boot为例，在 board/ti/am387x/board.c 或类似文件中 void early_system_init(void) { // 1. 解锁控制模块的KICK寄存器（某些TI芯片需要） writel(0x83E70B13, CONTROL_MODULE_BASE + 0x38); // KICK0 writel(0x95A4F1E0, CONTROL_MODULE_BASE + 0x3C); // KICK1 // 2. 配置复用引脚 // 例如，配置UART0引脚用于调试串口（如果ROM未配置） writel(0x0006000E, CONTROL_MODULE_BASE + 0x914); // PINCNTL70: UART0_RXD, MUXMODE=0xE writel(0x0006000E, CONTROL_MODULE_BASE + 0x918); // PINCNTL71: UART0_TXD, MUXMODE=0xE // 3. 配置GPMC引脚用于NAND（如果从NAND启动，ROM已配，但可能需调整时序） // 配置GPMC片选0相关引脚 writel(0x00060001, CONTROL_MODULE_BASE + 0x9E4); // PINCNTL122: GPMC_CS0 // ... 配置其他数据线、控制线 // 4. 配置EMAC引脚（如果使用网络） // 假设为RGMII模式，配置相关引脚MUXMODE=0x4 writel(0x00060004, CONTROL_MODULE_BASE + 0xBB8); // PINCNTL239: EMAC0_RGTXC (H27) // ... 配置其他RGMII引脚 // 5. 锁存KICK寄存器（如果之前解锁了） writel(0x00000000, CONTROL_MODULE_BASE + 0x38); writel(0x00000000, CONTROL_MODULE_BASE + 0x3C); }

4.2 Linux内核中的配置（Device Tree）在现代Linux系统中，引脚复用配置主要通过设备树（Device Tree）完成，这比直接写寄存器更优雅、更易于维护。

// am387x-custom-board.dts &am33xx_pinmux { // 示例1：配置UART0引脚 uart0_pins: pinmux_uart0_pins { pinctrl-single,pins = < /* PINCNTL70: AH5, UART0_RXD, MODE0 */ 0x914 (PIN_INPUT_PULLUP | MUX_MODE0) /* PINCNTL71: AG5, UART0_TXD, MODE0 */ 0x918 (PIN_OUTPUT_PULLDOWN | MUX_MODE0) >; }; // 示例2：配置GPMC引脚用于NAND (8位) nand_flash_pins: pinmux_nand_pins { pinctrl-single,pins = < /* GPMC_CS0 */ 0x9E4 (PIN_OUTPUT_PULLUP | MUX_MODE0) /* gpmc_csn0 */ /* GPMC_ADV_ALE */ 0x9FC (PIN_OUTPUT_PULLUP | MUX_MODE0) /* gpmc_advn_ale */ /* GPMC_OE_RE */ 0xA00 (PIN_OUTPUT_PULLUP | MUX_MODE0) /* gpmc_oen_ren */ /* GPMC_WE */ 0xA04 (PIN_OUTPUT_PULLUP | MUX_MODE0) /* gpmc_wen */ /* GPMC_BE0_CLE */ 0xA08 (PIN_OUTPUT_PULLUP | MUX_MODE0) /* gpmc_ben0_cle */ /* GPMC_DATA0, 对应BTMODE0，注意方向 */ 0x960 (PIN_INPUT_PULLUP | MUX_MODE0) /* gpmc_ad0 */ // ... 依次配置 GPMC_DATA1 到 DATA7 (0x964 - 0x97C) >; }; // 示例3：配置RGMII1引脚 rgmii1_pins: pinmux_rgmii1_pins { pinctrl-single,pins = < /* EMAC1_RGTXC */ 0xBB8 (PIN_OUTPUT_PULLDOWN | MUX_MODE1) /* RGMII1_TXC */ /* EMAC1_RGTXCTL */ 0xBB4 (PIN_OUTPUT_PULLDOWN | MUX_MODE1) /* RGMII1_TXCTL */ /* EMAC1_RGTXD0 */ 0xBF0 (PIN_OUTPUT_PULLDOWN | MUX_MODE1) /* RGMII1_TXD0 */ // ... 配置所有RGMII发送和接收数据、控制线 /* MDIO 和 MDCLK */ 0xBA0 (PIN_INPUT_PULLUP | SLEWCTRL_FAST | MUX_MODE0) /* mdio_data */ 0xBA4 (PIN_OUTPUT_PULLUP | MUX_MODE0) /* mdio_clk */ >; }; }; // 在对应节点中引用这些pinctrl配置 &uart0 { pinctrl-names = "default"; pinctrl-0 = <&uart0_pins>; status = "okay"; }; &gpmc { pinctrl-names = "default"; pinctrl-0 = <&nand_flash_pins>; status = "okay"; // ... GPMC时序配置 }; &mac { pinctrl-names = "default"; pinctrl-0 = <&rgmii1_pins>; phy-mode = "rgmii-id"; // ... 其他配置 };

设备树中的MUX_MODE0、MUX_MODE1等数值，需要根据数据手册Table 4-13中该引脚对应功能的MUXMODE值来填写。例如，对于UART0_RXD（PINCNTL70），Table中MUXMODE=0xE对应UART0_RXD功能，那么在pinctrl-single驱动中，通常MUX_MODE0就代表这个寄存器的0x0值？这里需要特别注意：Linux内核的pinctrl-single驱动，其MUX_MODE宏定义的值，是寄存器MUXMODE字段的原始值，还是经过偏移计算的值，完全取决于驱动程序的实现和绑定文档。你必须查阅内核中对应平台（如am33xx）的pinctrl驱动源码，以确定MUX_MODE0是代表0x0，0x1，还是0xE。这是一个常见的踩坑点。最可靠的方法是参考TI SDK或内核中已有的类似板级的DTS文件。

5. 常见问题、调试技巧与避坑指南

5.1 启动失败问题排查

1. 症状：系统毫无反应，串口无输出。

   • 检查BTMODE引脚：这是第一步，也是最重要的一步。使用万用表或示波器，在系统上电瞬间测量BTMODE[15:0]对应引脚的电平，确认与原理图设计一致。一个引脚悬空或电阻焊接错误都可能导致启动模式识别错误。
   • 检查电源和时钟：确认所有核心电源、IO电源稳定，且时钟晶振起振。
   • 检查启动介质：如果从NAND/SD启动，确认存储器件焊接良好，且内部已有有效的引导程序。

2. 症状：串口有输出但卡在某种初始化阶段（如“CCCC”后停止）。

   • 检查引脚复用配置：Bootloader可能已运行，但在初始化某个外设（如DDR、NAND、以太网）时卡住。使用调试器（如JTAG）单步跟踪，卡在哪条指令。很可能是相关外设的PINCNTL寄存器未正确配置，导致控制器读写不到外部设备。
   • 核对设备树：在Linux内核启动阶段卡住，多半是设备树中某个节点的pinctrl配置错误，或者phy-mode等属性与硬件不匹配。仔细核对内核日志中的错误信息。

3. 症状：外设工作不稳定或完全无法通信（如以太网时通时断，NAND读写错误）。

   • 电气特性检查：首先排除硬件问题，测量信号质量（过冲、振铃）、电压电平是否匹配。
   • 引脚冲突：检查是否有两个软件模块试图配置同一个物理引脚的不同功能。例如，将同一个引脚既在设备树中配置为UART TX，又在另一个驱动中配置为GPIO输出。
   • 上拉/下拉配置：对于开漏信号（如I2C SDA/SCL）、中断输入等引脚，必须使能内部或外部上拉。查看PINCNTL寄存器的PULLUDEN和PULLTYPESEL位配置是否正确。
   • 多重映射（MM）错误：确认你配置的引脚确实是该外设信号当前激活的映射选项。例如，你配置了引脚P2作为SD1_CMD(M0)，但SD1控制器可能被全局配置为使用(M1)选项（在N1引脚）。这需要检查控制模块中除了PINCNTL之外的其他配置寄存器。

5.2 调试工具与方法

1. 寄存器查看：在U-Boot命令行或通过JTAG调试器，直接读取CONTROL_MODULE基地址（0x4814_0000）开始的PINCNTL寄存器。将读取到的MUXMODE值与Table 4-13对比，确认配置是否生效。

   U-Boot# md.l 0x481409E4 1 // 查看PINCNTL122 (T28/GPMC_CS0)的值

2. 逻辑分析仪/示波器：这是终极武器。抓取可疑信号线的波形，看是否有预期的时序活动。例如，配置了NAND但无读写波形，检查GPMC_CS[0]和GPMC_WE是否正常。

5.3 设计经验与避坑总结

1. 尽早规划，文档先行：在原理图设计阶段，就用表格列出所有用到的外设接口、对应的芯片引脚、计划使用的复用功能、以及PINCNTL寄存器的目标配置值（MUXMODE, PULL）。这能极大减少后续的混乱。
2. 善用芯片引脚配置工具：TI提供Pin Mux Utility等图形化工具，可以可视化地选择功能、解决冲突、并生成寄存器配置代码或设备树片段。虽然不能完全替代手动核对，但能快速完成初步配置和冲突检查。
3. 关注未使用引脚：对于未使用的引脚，建议在PINCNTL中将其配置为GPIO输出低电平或输入模式并使能内部上拉/下拉（根据手册推荐），以降低功耗和避免干扰。
4. 电源域与电压：不同Bank的IO可能属于不同的电源域（VDDSHVx）。配置引脚功能时，要确保该Bank的供电电压与所连接外设的电平兼容。例如，连接3.3V器件时，对应Bank的VDDSHV必须供3.3V。
5. 时序配置紧随其后：正确配置引脚复用只是打通了“路”。对于GPMC、EMAC等高速接口，配置完引脚后，必须紧接着在对应控制器（GPMC, EMAC）中设置正确的时序参数（如建立时间、保持时间、时钟分频等），否则通信仍会失败。
6. 启动模式电阻网络：在PCB上，将BTMODE引脚的上下拉电阻设计成可以用0欧姆电阻或跳线帽选择的形式，这将为后续调试和启动方式切换提供巨大的灵活性。