Allegro导出Gerber文件手把手教学（附参数设置）

Allegro导出Gerber文件实战指南：从设置到交付，一次成功的秘诀

你有没有遇到过这样的情况？
辛辛苦苦画完一块8层板，信号完整性调得明明白白，电源平面铺得整整齐齐，结果发给工厂后收到回复：“顶层缺阻焊”、“钻孔偏移0.2mm”、“丝印压焊盘被拒单”。

别急——这90%都是Gerber输出环节出了问题。

在PCB设计的最后一步，很多工程师栽在了“看似简单”的导出操作上。而真正的问题往往不是不会点按钮，而是不清楚每项参数背后的工程意义。

本文不讲套话，不堆术语，带你用一线工程师的视角，手把手走完Cadence Allegro中Gerber文件的完整输出流程。所有参数设置均来自多年量产项目验证，适用于主流嘉立创、捷配、深南电路等厂商要求。

为什么你的Gerber总被退？先搞懂它到底是什么

很多人以为Gerber就是“把PCB图另存为图片”，其实完全错误。

Gerber是制造语言，是PCB厂的“施工图纸”。它告诉光绘机：
- 哪里要镀铜（走线和焊盘）
- 哪里要盖绿油（阻焊开窗）
- 哪里要打孔（钻孔坐标）
- 哪些文字要印上去（丝印层）

如果这份“图纸”信息缺失或歧义，轻则返工改版，重则整批报废。

目前行业统一使用的是RS-274X 格式（扩展Gerber），它的优势在于：
- 所有D码（图形模板）内嵌在文件中，无需额外.aperture文件
- 支持正负片混合输出
- 可包含元数据如层名、单位、原点位置

✅ 正确做法：必须选择 RS-274X
❌ 错误做法：使用老式RS-274D（需外挂D码表，极易出错）

所以第一步，请确认你在Allegro里设置的是Data Mode: RS-274X。

出发前准备：这些检查不做，后面全白忙

在点击“导出”之前，务必完成以下三项关键动作：

1. 全面跑一遍 DRC（Design Rule Check）

路径：Tools > Verify Geometry

重点检查：
- Unconnected pins（未连接引脚）
- Minimum spacing violations（间距违规）
- Missing vias or nets（网络中断）

哪怕只有一条红线没解决，也别急着出Gerber。工厂不会为你修复电气逻辑。

2. 更新所有封装与标号

确保：
- 所有RefDes已更新且唯一
- 封装库是最新版（特别是BGA、QFN类器件）
- 不要出现C?,R?这种未赋值标号

建议执行：Edit > Properties > Find by Name > Refdes，批量查看是否完整。

3. 设置统一坐标原点

路径：Setup > Design Parameters > Drawing Size
设置原点为 Board Axis（推荐位于板框左下角），并记录其X/Y坐标。

后续所有输出必须基于此原点，否则会导致钻孔与线路错位！

Artwork控制台详解：这才是核心战场

进入主战场：
菜单 →Manufacture > Artwork

你会看到一个叫Artwork Control Form (ACF)的窗口，这是整个Gerber输出的核心控制台。

我们分三部分来攻破它：

第一部分：General Parameters（全局参数）

⚠️ 特别注意：如果你有负片层（比如内电层GND/PWR采用负片设计），那个film需要单独设为Negative模式！

第二部分：Layer Selection（层映射配置）

点击Add添加每个film，对应不同物理层。

✅ 顶层线路（Top Layer）

• Drawing Option:Automatic
• Layers:
• PKGTOP
• ETCH_TOP
• VIA_TOP
• PIN_TOP
• FLASH_TOP

💡 提示：不要漏掉FLASH_TOP！否则焊盘会变成空心圆甚至消失。

✅ 底层线路（Bottom Layer）

• 同理选择：
• PKGBOTTOM
• ETCH_BOTTOM
• VIA_BOTTOM
• PIN_BOTTOM
• FLASH_BOTTOM

✅ 内电层（Internal Plane）举例：GND层

• 若为负片设计（常见于多层板），应单独创建film，并设置：
• Polarity:Negative
• 层选择：INTERNAL_PLANES -> GND
• 包含ANTI_PAD,THERMAL_RELIEF等subclass

⚠️ 关键点：负片层中，铜是“背景”，开窗才是隔离区域。极性设错会导致全板短路！

✅ 阻焊层（Solder Mask）

以顶层为例：

• Layer:PKGTOP
• Subclass:SOLDERMASK_TOP
• Expansion:+4mil（即比原始焊盘大4mil）

📌 工厂通常要求阻焊开窗比焊盘大3~5mil。太大会导致焊盘缩小；太小可能覆盖焊盘边缘。

示例：一个直径20mil的焊盘，加上+4mil Expansion后，阻焊开窗为28mil，露出中心部分用于焊接。

✅ 丝印层（Silkscreen）

推荐内容：
-PLACE_BOUND_TOP（元件轮廓）
-REF_DES（参考标号）
-VALUE（元件值）

字体建议：
- 使用Stroke Font（矢量字体）
- 字高 ≥ 35mil
- 线宽 ≥ 5mil

🚫 禁止使用TrueType字体！容易生成碎面或多段线，CAM软件识别困难。

同时设置避让规则：
- 距离焊盘≥8mil
- 避开BGA下方、高频走线下方

钻孔文件怎么出？NC Drill一步到位

钻孔文件不是Gerber，而是Excellon格式的NC Drill文件，供数控钻床使用。

路径：Manufacture > NC > NC Drill

关键设置如下：

✅ 必须勾选：
- Plated Holes（PTH）
- Non-Plated Holes（NPTH）

❗如果有盲埋孔（Blind/Buried Via），需启用Advanced SI选项，并分步输出不同层级的钻孔文件。

执行完成后会生成两个主要文件：
-*.drl—— 主钻孔坐标文件
-*.rep或drill_report.txt—— 工具报告，列出每种孔的数量、尺寸

🔍 实战技巧：打开.rep文件，统计总孔数，对比原理图中的Via数量，基本能判断是否有漏孔。

文件命名规范：让工厂一眼看懂

混乱的命名会让你的文件在工厂被“误杀”。

采用标准化后缀命名法，清晰直观：

💡 小贴士：可以将这套命名规则保存为.art模板文件，下次直接加载复用。

最后的防线：用CAM工具做最终审核

别以为点了“Plot”就万事大吉。必须用CAM软件复查！

推荐工具：
-CAM350（专业级）
-GC-Prevue（免费好用）
-ViewMate（华秋出品，中文友好）

导入全部Gerber + 钻孔文件后，做以下检查：

✅ 叠层对齐检查

• 上下层走线与过孔是否精准对齐？
• 钻孔是否落在焊盘中心？（偏移超过0.1mm就有风险）

✅ 极性检查

• 阻焊层是否正确开窗？
• 负片层是否有大面积空白？

✅ 图形完整性

• 是否存在断线、缺失焊盘？
• 丝印是否压焊盘？文字是否镜像？

✅ 层别识别

• 每一层的功能是否标注清楚？
• 单位、格式、精度是否一致？

🛠 实战经验：曾经有个项目底层丝印极性被误设为Negative，导致所有文字变成“挖空”，工厂无法识别。幸亏复查时发现，否则贴片时根本找不到元件位置。

常见坑点与解决方案（血泪总结）

📌 特别提醒：对于高密度板（如0.4mm pitch BGA），建议提前与工厂沟通阻焊开窗策略，有些厂支持“阻焊坝”工艺来防桥接。

打包交付：别让最后一公里翻车

一切无误后，进行最终打包：

1. 新建文件夹，命名为：PCB_V1.2_Gerber_20250405
2. 将所有文件放入：
   ├── top.gtl ├── bottom.gbl ├── gnd.gbl ├── pwr.gtl ├── topmask.gts ├── botmask.gbs ├── topsilks.gto ├── botsilks.gbo ├── drill.drl └── drill_report.txt

3. 创建README.txt文件，写明：
   板子名称：Power Controller Board 版本号：V1.2 层数：8层 板厚：1.6mm 表面处理：沉金 是否有阻抗控制：是（差分100Ω ±10%） 备注：所有文件基于Allegro 17.4 SPB导出，单位inch，精度4:6

4. 压缩为ZIP格式发送，不要用RAR！

写在最后：这不是收尾，而是质量关口

很多人把“导出Gerber”当成设计结束的标志，但在我看来，这才是真正的开始。

因为从这一刻起，你的设计将脱离EDA环境，进入真实世界的制造体系。任何一个小小的参数偏差，都可能在千万元级别的生产线上引发连锁反应。

所以，请认真对待每一次输出。
建立自己的输出Checklist。
保留可复用的.art模板。
实行双人交叉审核制度。

当你能做到“一次投板成功”，你就不再是普通Layout工程师，而是具备系统思维的硬件实现专家。

如果你正在做高速板、射频模块或医疗级产品，更要把Gerber输出当作一道严格的门禁——只有合格的数据才能放行。

💬互动时间：你在导出Gerber时踩过哪些坑？欢迎留言分享，我们一起避雷。