当前位置：首页 > news >正文

TMS320C5515电源与时钟系统设计详解：从LDO配置到PLL避坑指南

news 2026/7/26 12:03:01

1. 项目概述与核心价值

在嵌入式DSP系统设计中，电源和时钟的配置往往是硬件工程师最容易“踩坑”的地方。一个看似简单的LDO（低压差线性稳压器）选型或PLL（锁相环）参数设置不当，轻则导致系统功耗超标、性能不稳，重则直接让芯片“罢工”，连Bootloader都跑不起来。我手头这个TMS320C5515项目，就是一个典型的例子。它集成了多个内部LDO和一个复杂的时钟系统，为数字核心、USB、模拟电路等不同模块供电和提供时钟。很多新手工程师拿到芯片手册，看到那一堆电源引脚（CVDD, DVDDIO, VDDA_PLL...）和时钟控制寄存器就头大，照着参考设计画完板子，上电后却发现芯片不工作，或者USB时好时坏，问题往往就出在对电源管理和时钟系统的理解不够深入。

这篇文章，我就结合自己多年在TI C5000系列DSP上的实战经验，把TMS320C5515的电源管理和时钟系统掰开揉碎了讲清楚。我们不止看手册上写了什么，更要弄明白它为什么这么设计，以及在工程实践中如何正确配置、如何避坑。比如，为什么CVDDRTC必须由外部供电，不能用内部LDO？DSP_LDO_EN引脚为什么强调不能动态切换？Bootloader启动时，时钟到底经历了怎样的变化？这些细节，手册里可能只是一句话带过，但却是项目成败的关键。无论你是正在评估C5515的硬件架构师，还是正在调试第一块板子的工程师，希望这篇近万字的详解能成为你手边最实用的参考。

2. 电源管理系统深度解析

TMS320C5515的电源设计体现了现代低功耗嵌入式芯片的典型思路：分域供电、精细管理。它不是简单粗暴地用一个3.3V给所有模块供电，而是划分了九个独立的电源域。这么做的好处显而易见：可以单独关断不用的模块以节省功耗，也能为不同性能需求的电路提供最合适的电压，比如数字核心需要低电压以降低动态功耗，而某些I/O口则需要兼容更高电平。

2.1 电源域划分与供电策略

根据手册，芯片的九个主要电源域如下：

LDOI：这是所有内部LDO、带隙基准源以及部分输入引脚I/O的“总电源”。它的电压范围是1.8V到3.6V。关键点：即使你不使用任何内部LDO，LDOI引脚也必须始终供电，因为带隙基准源为POR（上电复位）、LDO和PLL提供参考，它一断电，芯片的“心跳”就停了。
CVDD (数字核心)：为CPU、DSP内核及大部分内部逻辑供电。电压可以是1.05V（对应60/75 MHz主频）或1.3V（对应100/120 MHz主频）。这个域通常由内部的DSP_LDO供电，也可以外接电源。
DVDDIO & DVDDEMIF (通用及EMIF I/O)：为大部分通用I/O和外部存储器接口（EMIF）的I/O引脚供电。电压可选1.8V, 2.5V, 2.75V或3.3V，以适应不同的外围器件电平。注意：DVDDIO必须始终供电。DVDDEMIF在不用EMIF时，可以特殊处理（部分或全部接地），但必须满足特定条件，后面会细说。
CVDDRTC (RTC核心)：为实时时钟（RTC）的数字核心和振荡器供电，电压范围1.05V-1.3V。这是最容易出错的地方：手册用加粗字体强调，CVDDRTC必须由外部电源供电，绝不能使用任何片内LDO。即使你不用RTC功能，这个引脚也必须接上电，否则芯片可能无法正常启动或进入低功耗状态。
VDDA_PLL & VDDA_ANA (模拟PLL与模拟电源)：为系统PLL和10位SAR ADC/电源管理电路供电，均为1.3V。它们可以由内部的ANA_LDO供电，这是推荐做法，以便利用芯片的电源管理技术。
USB相关电源域：包括USB_VDD1P3、USB_VDDA1P3、USB_VDDPLL、USB_VDDOSC、USB_VDDA3P3，为USB PHY、PLL和振荡器供电。如果不用USB，这些引脚都应该接地（VSS），以彻底关闭USB模块，避免漏电。

实操心得：电源域布局在画原理图时，我习惯用不同的网络标号清晰区分这九个域。对于DVDDEMIF，如果确定板子上不用外部SDRAM或Flash，我会将所有DVDDEMIF引脚通过一个0欧姆电阻连接到地，同时将所有相关的EMIF信号引脚（如数据线、地址线）设置为输出并驱动为低，或者直接悬空（不连接）。但务必注意，手册要求至少有一个DVDDEMIF球（如A2）必须接地，其他可以悬空或接地。最稳妥的做法是全部接地。

2.2 内部LDO详解与配置矩阵

芯片内置了三个LDO：DSP_LDO、USB_LDO和ANA_LDO。它们不是简单的稳压器，其启用、禁用和输出电压受引脚和寄存器双重控制，理解其交互逻辑至关重要。

1. ANA_LDO (模拟LDO)

功能：输出1.3V，最大提供4mA电流，用于给VDDA_ANA和VDDA_PLL供电。
控制逻辑：ANA_LDO无法单独关闭。它只能通过RTCPMGT寄存器中的BG_PD（带隙关断）或LDO_PD（LDO关断）位，与另外两个LDO一起被关闭。只要这两个位为0，且LDOI有电，ANA_LDO就始终工作。
外围电路：输出引脚ANA_LDOO(A12) 必须连接一个约1.0μF的退耦电容到模拟地(VSSA_ANA)。这个电容用于滤除LDO输出噪声，对PLL和ADC的稳定性非常关键，建议使用X7R或X5R材质、精度为10%的陶瓷电容，并尽量靠近芯片引脚放置。

2. DSP_LDO (数字核心LDO)

功能：输出可软件选择为1.3V或1.05V，最大提供250mA电流，用于给CVDD供电。
控制逻辑：这是最复杂的一个。
- 硬件使能：DSP_LDO_EN引脚（D12）。拉低（接地）使能LDO；拉高（接LDOI）则禁用。手册特别警告：此引脚不用于动态切换。这意味着你应该在PCB上通过电阻焊盘决定其电平，而不是用GPIO控制。动态切换可能导致内核电压瞬变，引发不可预知的行为。
- 软件关断：同样受RTCPMGT寄存器中的BG_PD或LDO_PD位控制。
- 输出电压选择：通过LDOCNTL寄存器（地址0x7004）的DSP_LDO_V位控制。0=1.3V，1=1.05V。复位后默认为1.3V。
外围电路：输出引脚DSP_LDOO(E10) 需要连接一个5μF ~ 10μF的退耦电容到数字地(VSS)。这个电容容量较大，用于应对数字核心瞬间电流变化（di/dt），确保电压稳定。建议使用低ESR的钽电容或聚合物电容，同样需靠近引脚。

3. USB_LDO (USB LDO)

功能：输出1.3V，最大提供25mA电流，为USB_VDD1P3和USB_VDDA1P3供电。
控制逻辑：
- 独立软件使能：通过LDOCNTL寄存器的USB_LDO_EN位控制。0=禁用（输出高阻），1=使能。复位后默认为禁用。
- 也受全局关断影响：同样受RTCPMGT中的BG_PD或LDO_PD位控制。
外围电路：输出引脚USB_LDOO(F12) 需要连接一个1μF ~ 2μF的退耦电容到地。

LDO控制矩阵与实战配置手册中的表3-3是理解LDO状态的关键，我用更直白的语言重新梳理一下：

DSP_LDO_EN 引脚状态	RTCPMGT.BG_PD 或 .LDO_PD	LDOCNTL.USB_LDO_EN	ANA_LDO	DSP_LDO	USB_LDO	应用场景
高 (接LDOI)	任意	任意	OFF	OFF	OFF	全局关断模式。所有LDO关闭，芯片仅由外部电源供电。`CVDD`需外接。
任意	1	任意	OFF	OFF	OFF	软件深度睡眠。通过寄存器触发全局关断。唤醒需靠`WAKEUP`引脚、RTC闹钟或给`CVDDRTC`重新上电。
低 (接地)	0	0	ON	ON	OFF	典型配置（不使用USB）。数字核心和模拟电路由内部LDO供电，USB部分断电。
低 (接地)	0	1	ON	ON	ON	全功能配置。所有内部LDO启用，USB功能可用。

避坑指南：LDO配置常见问题

DSP_LDO_EN引脚处理不当：最常见错误是将其连接到GPIO，试图动态控制以省电。这非常危险。因为当DSP_LDO被禁用时，其输出呈高阻态，如果CVDD域没有其他电源，数字核心会掉电，导致程序跑飞或死机。正确做法是：如果决定使用内部DSP_LDO，就用0欧电阻或直接布线将其永久接地；如果使用外部电源给CVDD供电，则用电阻上拉到LDOI（通常为3.3V）。
CVDDRTC忘记供电或接错：这是导致芯片无法唤醒或RTC不工作的头号原因。即使你不用RTC，也必须用一个独立的LDO或电源轨（如1.2V）给CVDDRTC供电。绝对不能把它连接到DSP_LDOO或USB_LDOO。
退耦电容选择与布局：LDO输出端的电容不是随便放的。ANA_LDOO的1μF电容要尽量靠近芯片的A12和VSSA_ANA引脚，走线短而粗，以减少寄生电感对模拟电路的影响。DSP_LDOO的10μF电容，除了容值，更要注意其ESR（等效串联电阻）和额定纹波电流，要能满足数字核心最大瞬态电流的需求。

2.3 关键引脚与特殊电路处理

除了电源引脚，还有一些容易忽略但至关重要的引脚。

1. 保留引脚 (RSVx)手册表2-20列出了多个RSV（Reserved）引脚。这些引脚必须按照要求连接，否则芯片可能无法正常工作。例如：

RSV0(C12),RSV3(D14),RSV4(C14),RSV5(C13),RSV16(D13)：必须直接连接到VSS（地）。
RSV1(J10),RSV2(J11)：必须直接连接到CVDD（数字核心电源）。处理方式：在PCB布局时，将这些引脚通过最短的走线连接到指定的网络，不要悬空。

2. 带隙基准滤波引脚 (BG_CAP)BG_CAP(B13) 引脚内部连接带隙基准源，需要外接一个0.1μF的电容到模拟地(VSSA_ANA)。这个电容为基准电压和电流提供滤波，对系统PLL、SAR ADC和POR电路的稳定性至关重要。必须使用低漏电、高稳定性的电容，如C0G/NP0材质的陶瓷电容。

3. 模拟地隔离注意VSSA_ANA、VSSA_PLL、USB_VSSA1P3等模拟地引脚。它们应该在芯片下方或附近通过一个单点（通常是一个0欧电阻或磁珠）连接到数字地平面，以实现噪声隔离。尤其是VSSRTC(C9)，当使用32.768kHz晶体时，它是晶体的本地地，绝不能直接连接到板级地平面，而应通过一个独立的走线连接到晶体的接地端，然后再单点接入数字地。

3. 时钟系统架构与配置流程

如果说电源是芯片的“血液”，那么时钟就是“心跳”。C5515的时钟系统提供了高度的灵活性，但也带来了配置的复杂性。系统主时钟可以由外部晶振（通过CLKIN）或内部RTC振荡器提供，并经过一个可编程PLL倍频后分发给CPU和各外设。

3.1 时钟源选择与硬件配置

时钟源的选择由CLK_SEL引脚的状态在复位时锁存决定，且复位后不能动态更改。

CLK_SEL = 0：选择内部RTC振荡器（32.768 kHz）作为系统时钟的参考源。Bootloader会启动PLL，并将其倍频至12.288 MHz（375倍频）作为初始系统时钟。
CLK_SEL = 1：选择外部CLKIN引脚输入的时钟作为参考源。Bootloader会旁路PLL，直接将CLKIN信号作为系统时钟。此时，CLKIN的频率应为11.2896 MHz、12.0 MHz或12.288 MHz中的一个，以匹配Bootloader的预期。

硬件设计要点：

RTC晶体：如果使用内部RTC振荡器（CLK_SEL=0），需要在RTC_XI和RTC_XO引脚之间连接一个32.768kHz的晶体，并搭配两个负载电容（通常为12-15pF）。电容值需根据晶体规格调整，以校准振荡频率。
禁用RTC振荡器：如果使用CLKIN（CLK_SEL=1）且不需要RTC功能，为了省电，可以禁用RTC振荡器。方法是：将RTC_XI引脚连接到CVDDRTC，将RTC_XO引脚接地。注意：这会使得RTC外围模块（地址1900h–197Fh）不可访问，包括控制WAKEUP引脚的RTCPMGT寄存器。
USB晶体：USB模块需要一个独立的12 MHz晶体，连接在USB_MXI和USB_MXO引脚之间。如果不用USB，为了彻底关闭该模块以节省功耗，需要：将USB_MXI接地，USB_MXO悬空，同时将USB_VDDOSC和USB_VSSOSC也接地。

3.2 系统PLL配置与频率设定

Bootloader完成初始时钟设置后，用户程序可以重新配置系统时钟发生器，以达到所需的工作频率。这主要通过配置PLL的倍频器(MULT)、预分频器(PREDIV)、后分频器(POSTDIV)等参数实现。

配置流程与注意事项：

确保时钟稳定：在修改PLL配置寄存器之前，最好先将系统切换到旁路模式（如果支持），或者确保在安全的低频下操作。
遵循频率限制：必须严格遵守数据手册中关于输入频率、VCO频率和输出频率的范围限制。例如，PLL的VCO工作频率有一个最小和最大值，计算出的频率必须落在此区间内。
锁定时间：在PLL配置改变并使其退出旁路模式后，必须等待PLL锁定。这通常通过查询PLL状态寄存器中的锁定标志位来完成，或者插入一段足够长的延时（软件循环或定时器）。TI的库函数通常会处理这个等待过程。
外设时钟分频：系统时钟(SYSCLK)生成后，还会经过分频产生外设时钟(PERCLK)。需要根据外设（如UART, SPI, I2C）的速率要求，合理设置分频比。

实操示例：将系统时钟配置为100MHz假设我们使用CLKIN=12.288MHz，CLK_SEL=1。Bootloader启动后，系统时钟为12.288MHz。现在我们想通过PLL倍频到100MHz。

计算倍频系数：目标频率 / 输入频率 = 100 MHz / 12.288 MHz ≈ 8.138。PLL的倍频系数通常为整数，我们需要选择一个接近的整数值，比如8。
计算实际频率：12.288 MHz * 8 = 98.304 MHz。这个频率在芯片支持的范围内（例如120MHz Max），且接近我们的目标。
配置PLL控制寄存器：设置MULT=8，并根据手册设置相应的PREDIV和POSTDIV（可能为1）。
使能PLL，等待锁定。
切换时钟源：将系统时钟源从直接的CLKIN切换到PLL输出。

代码片段示意（伪代码）：

// 假设PLL控制寄存器地址和位定义 #define PLL_CTL (*(volatile unsigned int *)0x1C00) #define PLL_MULT_MASK 0x3F #define PLL_BYPASS (1 << 8) #define PLL_LOCK (1 << 15) void configure_pll_to_100mhz(void) { // 1. 可选：进入PLL旁路模式 PLL_CTL |= PLL_BYPASS; // 2. 配置倍频系数为8 PLL_CTL = (PLL_CTL & ~PLL_MULT_MASK) | (8 << 0); // 假设倍频系数在低位 // 3. 退出旁路模式，使能PLL PLL_CTL &= ~PLL_BYPASS; // 4. 等待PLL锁定 while (!(PLL_CTL & PLL_LOCK)) { // 空循环或加入超时机制 } // 5. 此时系统时钟已切换为PLL输出的98.304MHz }

3.3 外设时钟门控与复位管理

为了极致省电，C5515允许独立控制每个外设的时钟和复位。

时钟门控：通过PCGCR1和PCGCR2（外设时钟门控控制寄存器）来控制。某一位为1，则对应外设的时钟开启；为0则关闭。硬件复位后，所有外设时钟默认是关闭的。Bootloader在查询启动设备时会临时打开相应外设的时钟，查询完再关闭。因此，在你的用户代码中，在使用任何外设（如UART、SPI、I2C、Timer）之前，必须先在其对应的PCGCRx位中使能时钟。
软件复位：通过PSRCR（外设软件复位计数寄存器）和PRCR（外设复位控制寄存器）来控制。对某个外设进行软件复位，通常需要先向PSRCR写入一个特定值启动复位计数器，然后通过PRCR的相应位触发复位脉冲。这在某个外设“卡死”时非常有用。

初始化外设的标准流程：

使能外设时钟(PCGCRx)。
释放外设软件复位(PRCR)，如果它处于复位状态。
配置外设的工作模式、中断等。
启用外设功能。

避坑指南：时钟与复位

忘记使能时钟：这是新手最常犯的错误。程序一上来就配置UART寄存器，然后发现怎么也发不出数据。第一步永远是查PCGCR寄存器，确认该外设的时钟位已经打开。
复位状态不清：有些外设的寄存器在硬件复位后处于不定状态，或者需要明确的软件复位序列来初始化。在配置前，最好先对其执行一次软件复位，确保从一个已知的初始状态开始。
时钟频率与波特率计算：配置UART、SPI等串行外设的波特率时，要清楚它们是基于哪个时钟（通常是PERCLK）分频得来的。如果修改了系统时钟或外设时钟分频器，必须重新计算并设置波特率寄存器。

4. Bootloader流程与电源时钟协同

Bootloader是芯片上电后运行的第一段代码，它完成了最基础的硬件初始化，特别是电源和时钟的初始状态设置。理解这个过程，对于调试“不上电”或“启动失败”的问题至关重要。

4.1 Bootloader的电源与时钟初始化序列

结合手册图3-2和描述，Bootloader的关键步骤如下：

读取复位向量：CPU从地址0xFFFF00（内部ROM）获取第一条指令。
基础配置：设置CLKOUT引脚为慢摆率（减少噪声），并让所有外设、MPORT和HWA进入空闲状态。
关键决策：根据CLK_SEL配置PLL：
- 如果CLK_SEL = 0（用RTC时钟）：Bootloader上电PLL，并设置其输出为12.288 MHz（将32.768 kHz倍频375倍）。这里用到了Timer0来等待200ms，目的是让BG_CAP引脚上的电容有足够时间充电稳定，确保带隙基准电压可靠。这就是为什么你不能在Bootloader中修改Timer0寄存器的原因，否则可能导致等待时间不足，系统不稳定。
- 如果CLK_SEL = 1（用CLKIN）：Bootloader保持PLL旁路，系统时钟直接等于CLKIN引脚输入的频率（期望为11.2896, 12.0, 或12.288 MHz）。
应用出厂校准值：对内部的带隙基准源进行微调（Trim），以提高电压精度。
关闭CLKOUT：以节省功耗。
依次尝试各种启动模式：顺序为NOR Flash -> NAND Flash -> SPI EEPROM -> I2C EEPROM -> MMC/SD -> USB。在尝试USB启动前，Bootloader会将PLL输出重配置到大约36MHz（CLK_SEL=1时是CLKIN的3倍；CLK_SEL=0时是RTC时钟的1125倍）。这是因为USB模块可能需要更高的时钟频率来工作。
加载并执行用户代码：找到有效的启动镜像后，会先应用镜像中可能包含的寄存器配置（如果有），然后将代码段拷贝到系统内存（如SARAM），最后跳转到用户程序的入口点。

4.2 Bootloader对用户程序的启示

初始时钟频率：你的用户程序开始执行时，系统时钟不一定是最终想要的频率。如果Bootloader从SPI Flash启动，那么时钟可能是12.288MHz（CLK_SEL=0）或CLKIN频率（CLK_SEL=1）。如果从USB启动，时钟可能是~36MHz。因此，用户程序的首要任务之一，就是根据需求重新配置PLL，将系统时钟设置到目标频率（如100MHz）。
外设时钟状态：如前所述，Bootloader在交出控制权时，关闭了所有外设时钟。所以，在用户代码中，必须在初始化任何外设前，通过PCGCR寄存器打开其时钟。
电源状态：Bootloader不会改变LDO的配置。DSP_LDO的电压由LDOCNTL.DSP_LDO_V的复位值（0，即1.3V）决定。USB_LDO在复位后被禁用。如果你的应用需要1.05V的核心电压或需要使用USB，需要在用户代码中主动配置LDOCNTL寄存器。
低功耗入口：当你想让芯片进入深度睡眠（所有LDO关闭）时，是通过设置RTCPMGT寄存器的BG_PD或LDO_PD位来实现的。唤醒方式只能是WAKEUP引脚信号、RTC闹钟或CVDDRTC电源循环。这意味着你的低功耗管理逻辑必须提前配置好WAKEUP引脚功能或RTC闹钟。

4.3 常见启动失败问题排查

芯片无反应，电流极小：
- 检查LDOI供电：这是所有内部基准和部分I/O的电源，必须接1.8V-3.6V。
- 检查CVDDRTC供电：必须外部供电，即使不用RTC。
- 检查RESET引脚：确保上电期间有足够长的低电平复位脉冲（查阅手册对复位时序的要求）。
- 检查CLK_SEL、DSP_LDO_EN等配置引脚：是否按设计意图通过电阻上拉/下拉，没有浮空。
有电流，但无法连接仿真器或程序不运行：
- 检查时钟：用示波器测量CLKIN或RTC_XO（如果使用）是否有波形，频率是否正确。
- 检查PLL滤波：BG_CAP引脚上的0.1μF电容是否焊接良好，容值是否正确。
- 检查核心电压：测量CVDD引脚电压是否为预期的1.3V或1.05V。如果使用内部DSP_LDO，检查DSP_LDOO引脚电压及10μF电容。
- 检查启动模式引脚：C5515可能还有其他Boot模式选择引脚（如BOOTMODE[3:0]，需查具体手册），确认它们被正确设置，指向存有有效程序的存储介质。
USB无法枚举或工作不稳定：
- 检查USB LDO和电源：确认USB_LDO_EN位已置1（如果使用内部LDO），或者外部1.3V供电正常。测量USB_VDD1P3等引脚电压。
- 检查USB晶体：测量USB_MXO引脚是否有12MHz正弦波。检查晶体负载电容是否合适。
- 检查USB电源域接地：如果不用USB，所有USB电源引脚（USB_VDDPLL,USB_VDD1P3,USB_VDDA1P3,USB_VDDA3P3,USB_VDDOSC）是否都已接地？悬空会导致不可预测的行为。
- 检查软件初始化：在配置USB控制器前，是否通过USBSCR寄存器使能了USB振荡器（清除USBOSCDIS和USBOSCBIASDIS位），并等待了足够的时间（通常>10ms）让振荡器稳定？

5. 低功耗设计实践与调试技巧

基于C5515的电源时钟系统，我们可以设计出高效的低功耗应用。

5.1 功耗模式设计

运行模式：全速运行，所有需要的模块供电和时钟都开启。
空闲模式：通过ICR（空闲控制寄存器）让CPU、DMA等特定域进入空闲状态，时钟停止，但电源保持。唤醒由中断触发。这是最常用的低功耗状态。
睡眠模式：通过RAMSLPMDCNTLR寄存器控制片内RAM进入低功耗保持状态。进一步降低静态功耗。
深度睡眠模式：通过设置RTCPMGT.LDO_PD=1，关闭所有内部LDO（ANA_LDO,DSP_LDO,USB_LDO）。此时数字核心(CVDD)、模拟电路(VDDA_*)和USB核心(USB_VDD1P3)等域如果依赖内部LDO则会掉电。仅CVDDRTC域（由外部供电）保持，用于维持RTC和唤醒逻辑。这是功耗最低的模式。

进入深度睡眠的步骤：

配置唤醒源：使能WAKEUP引脚功能或设置RTC闹钟。
保存关键状态：将需要保持的CPU寄存器、外设状态保存到由CVDDRTC供电的RTC模块寄存器或永不掉电的存储器中。
执行睡眠序列：通常包括等待所有传输完成、刷新缓存、设置RTCPMGT寄存器等。
执行一条特殊的空闲指令或访问特定寄存器，触发硬件进入深度睡眠。

5.2 电源与时钟调试工具与方法

万用表：首先测量所有电源引脚电压是否正常，尤其是CVDD、VDDA_PLL、CVDDRTC等。检查DSP_LDO_EN等配置引脚电平。
示波器：
- 看时钟：测量CLKIN、RTC_XO、USB_MXO是否有波形，幅度和频率是否正确。
- 看电源纹波：用示波器交流耦合档，测量CVDD、DSP_LDOO等电源网络上的纹波噪声。过大的纹波可能导致系统不稳定。重点关注负载瞬态变化时的电压跌落。
- 看复位信号：确保RESET引脚在上电后有干净的低脉冲，并且释放后保持高电平无毛刺。
电流探头：观察系统在不同工作模式下的电流消耗，验证低功耗设计是否生效。从运行模式切换到空闲模式，电流应有明显下降。
仿真器：如果芯片能连接仿真器（如XDS100/200），则可以通过CCS（Code Composer Studio）读取芯片的内部寄存器，检查PCGCR、LDOCNTL、RTCPMGT、PLL控制寄存器等配置是否正确。
软件调试：
- 添加日志：在代码关键点（如初始化PLL前/后、进入低功耗前）通过GPIO翻转或UART打印信息，判断程序执行流。
- 使用看门狗：在调试阶段使能看门狗，如果系统跑飞，看门狗复位可以帮助你定位问题发生的大致时间点。

一个真实的调试案例：我曾遇到一个案子，C5515系统偶尔启动失败，概率大约10%。用示波器抓取上电时序，发现CVDD电压上升非常缓慢，在RESET信号释放时，CVDD还未达到稳定的1.3V。问题根源是DSP_LDOO引脚上的10μF退耦电容使用了ESR过高的普通电解电容，导致LDO启动带载能力不足。更换为低ESR的聚合物电容后问题彻底解决。这个案例告诉我们，电源路径上的动态性能（而不仅仅是静态电压值）同样关键。