TMS570LS0914 ePWM/eCAP/eQEP模块实战：电机控制中的配置、联动与调试

1. 项目概述与核心价值

在工业电机驱动、伺服控制以及高精度运动控制系统中，微控制器的实时控制能力是决定系统性能上限的关键。德州仪器（TI）的TMS570LS0914作为一款基于ARM Cortex-R4F内核的高性能安全微控制器，其内置的增强型外设——特别是增强型脉宽调制（ePWM）、增强型捕获（eCAP）和增强型正交编码器脉冲（eQEP）模块——构成了实现复杂、可靠控制算法的硬件基石。这些模块远非简单的定时器或IO口，它们集成了丰富的联动逻辑、保护机制和灵活的时钟架构，使得从简单的直流有刷电机调速到复杂的永磁同步电机（PMSM）磁场定向控制（FOC）都能在一个芯片内高效完成。

然而，仅仅知道这些模块的存在是远远不够的。许多工程师在初次接触TMS570时，往往会被其庞大的技术参考手册（TRM）和复杂交错的寄存器映射所困扰。例如，如何将eQEP检测到的编码器相位错误无缝地触发ePWM的紧急关断（Trip）？eCAP模块除了捕获外部边沿，能否作为一个精准的PWM发生器？ADC的触发源如何与ePWM的SOC（Start-of-Conversion）事件精密同步？这些问题都直接关系到系统的响应速度、保护可靠性和控制精度。

本文旨在剥开数据手册中电气特性章节的“冰冷”参数，结合我多年在电机控制项目中的实战经验，为你深入解读TMS570LS0914的ePWM、eCAP和eQEP模块。我们将不仅关注“怎么配”，更聚焦于“为什么这么配”，并分享那些在官方文档中不会写明，但在实际调试中却能让你事半功倍的经验与“坑点”。无论你是正在评估TMS570用于新项目，还是正在为现有设计中的抖动、保护误触发等问题头疼，相信本文都能提供清晰的思路和可直接落地的解决方案。

2. 核心模块功能与系统级联动设计解析

TMS570LS0914的ePWM、eCAP和eQEP模块并非孤立运行，它们通过芯片内部的信号网络和引脚复用控制器（PINMMR）紧密耦合，形成了一个高度可配置的实时控制子系统。理解这个系统级视图，是进行正确配置和性能优化的前提。

2.1 ePWM模块：不止于PWM生成

ePWM模块是电机驱动的核心。每个ePWM通道（ePWM1到ePWM7）都包含一个时基计数器（TB）、一个计数比较器（CC）、一个动作限定器（AQ）以及一个死区生成器（DB）。但它的强大之处在于其丰富的联动与保护机制。

关键联动特性：

1. ADC触发同步：每个ePWM模块可以产生两个SOC（Start-of-Conversion）信号：SOCA和SOCB。如图7-10所示，这些信号并非直接连接到ADC，而是通过一个由PINMMR控制的组合逻辑网络，生成了四个全局ADC触发信号：ePWM_A1, ePWM_A2, ePWM_B, ePWM_AB。这意味着，你可以灵活地选择让哪个ePWM模块的哪个事件（例如，计数器等于零、等于CMPA等）去触发ADC采样，这对于电机控制中电流采样的同步至关重要，能确保在PWM波形的特定点（如中点或峰值）进行采样，以获取最准确的相电流信息。
2. Trip Zone保护机制：这是ePWM的“安全卫士”。除了常规的软件强制Trip，芯片提供了6个硬件Trip Zone输入（TZ1n至TZ6n）。其中，TZ4n专门与eQEP模块的相位错误信号挂钩，TZ5n与系统时钟失效（振荡器或PLL故障）关联，TZ6n则与CPU调试模式入口关联。当这些Trip事件发生时，ePWM输出可以立即被强制为高电平、低电平或高阻态，无需CPU干预，实现了纳秒级的硬件保护。

2.2 eQEP模块：位置与速度的精密感知

eQEP模块用于直接接口增量式正交编码器，解析电机的绝对位置和速度。其核心是32位的位置计数器，可以根据QEPA和QEPB的相位关系进行递增/递减计数。

核心功能与错误检测：模块不仅能解码正交信号，还能处理索引（Index）信号和选通（Strobe）信号。更重要的是，它具备相位错误检测功能。当QEPA和QEPB输入信号被判定为存在相位错误（例如，因噪声或接线错误导致两路信号同时为高或同时为低的非法状态）时，模块会拉高其EQEPxERR输出信号。如图7-3和表7-7所示，这个错误信号通过PINMMR被路由到所有ePWM模块的TZ4n输入。这意味着，编码器信号的异常可以直接、快速地关断所有PWM输出，防止因位置信息错误导致电机飞车或失控，这是实现功能安全（Functional Safety）的关键一环。

2.3 eCAP模块：灵活的双面手

eCAP模块通常被理解为输入捕获单元，用于高精度测量外部脉冲的宽度或周期。TMS570的eCAP模块在此基础之上，增加了一个极其有用的模式：辅助PWM（APWM）模式。

双模式运作：

• 捕获模式：在此模式下，eCAP可以记录外部事件（上升沿、下降沿或两者）发生的精确时刻（时间戳），最多可连续捕获4个事件而无需CPU干预，非常适合测量转速、频率或脉冲宽度。
• APWM模式：当不需要捕获功能时，你可以将eCAP模块配置为一个独立的、单通道的PWM发生器。虽然其功能比完整的ePWM模块简单（通常只有一个计数器和一个比较寄存器），但它为系统提供了额外的PWM输出资源，可用于控制风扇、指示灯或简单的继电器，而不占用宝贵的ePWM通道。

2.4 系统级互联与PINMMR的关键角色

上述所有模块间的信号路由，几乎都离不开引脚复用控制寄存器（PINMMR）。PINMMR是一个庞大的寄存器组，它控制着芯片内部数字信号到物理引脚的多路复用，更重要的是，它控制着像EQEPxERR到TZ4n、ePWMxSOCx到ADC触发源这样的内部信号连接。

重要提示：许多初次使用TMS570的工程师会忽略PINMMR的配置，导致程序编译下载后外设“不工作”。实际上，在初始化ePWM/eQEP/eCAP之前，必须根据你的系统设计，正确配置相关的PINMMR寄存器，建立所需的内部信号通路。例如，如果你希望eQEP1的相位错误能触发ePWM1的Trip，就必须将PINMMR41[2:0]设置为010b（仅eQEP1错误有效）或001b（任一eQEP错误均有效）。

3. 关键配置详解与寄存器操作实战

理解了模块间的联系后，我们深入到每个模块的关键配置细节。这里不会罗列所有寄存器，而是聚焦于那些最容易出错或对性能影响最大的部分。

3.1 ePWM模块的Trip Zone配置实战

以配置ePWM1的TZ4n由eQEP1错误触发为例，我们需要完成以下步骤：

1. 使能Trip Zone子模块：首先，在ePWM1的寄存器中，使能Trip Zone功能，并配置TZ4n的触发条件。

   // 假设 ePWM1 的寄存器基地址为 EPWM1_BASE // 使能TZ4n输入，并配置为单次触发（OST）或周期触发（CBC）模式 EPWM_setTripZoneDigitalCompareEventCondition(EPWM1_BASE, EPWM_TZ_DC_OUTPUT_A1, EPWM_TZ_EVENT_DCX_FORCE_HIGH); EPWM_enableTripZoneSignals(EPWM1_BASE, EPWM_TZ_SIGNAL_4);

   这里选择了DC_OUTPUT_A1和FORCE_HIGH，意味着当Trip事件发生时，ePWM1的A输出通道将被强制拉高（具体强制为何种电平取决于你的功率拓扑，比如对于半桥高侧管，拉高可能意味着关断）。

2. 配置PINMMR路由：这是最关键且易遗漏的一步。根据表7-7，我们需要设置PINMMR41寄存器的特定位域，将eQEP1ERR信号连接到ePWM1的TZ4n。

   // 配置PINMMR41寄存器，将eQEP1ERR连接到ePWM1的TZ4n输入。 // PINMMR41[2:0] 控制 ePWM1 的 TZ4n 信号源。 // 010b: TZ4n = NOT(EQEP1ERR) ，即仅响应eQEP1的错误。 // 需要查阅芯片头文件或TRM获取PINMMR41的确切地址。 // 以下为示意代码，地址可能需要调整。 #define PINMMR41 (*((volatile uint32_t *)0xFFF7BC44)) // 先清除[2:0]位，然后设置为010b PINMMR41 = (PINMMR41 & ~0x7) | (0x2 << 0);

   务必根据你的硬件设计手册确认PINMMR寄存器的绝对地址。错误的配置会导致信号无法连通。

3. 配置eQEP模块错误检测：最后，需要在eQEP1模块中使能相位错误检测功能。

   // 使能eQEP1的相位错误检测 EQEP_enablePhaseErrorDetection(EQEP1_BASE); EQEP_setPhaseErrorPinPolarity(EQEP1_BASE, EQEP_PHASE_ERROR_HIGH); // 错误时输出高电平

3.2 eCAP模块的输入同步与滤波配置

eCAP模块的输入信号（ECAPx）在进入捕获逻辑前，可以选择是否进行同步和滤波，这对于抗噪声至关重要。配置位于PINMMR43至PINMMR44寄存器（见表7-12）。

• 双同步（Double-Synchronized）：输入信号通过两个VCLK4时钟周期的触发器进行同步，以消除亚稳态。这是最常用的配置，能有效滤除短于一个VCLK4周期的毛刺。
• 双同步+滤波（Double-Synchronized + Filter）：在双同步的基础上，增加了一个宽度为6个VCLK4周期的滤波器。只有当输入信号稳定超过这个滤波宽度，才会被确认为有效边沿。这对于存在严重长毛刺的环境非常有用。

配置示例（eCAP1选择双同步+滤波）：

// 配置PINMMR43[2:0]为010b，使能eCAP1输入的双同步+滤波 // 假设PINMMR43地址为0xFFF7BC4C #define PINMMR43 (*((volatile uint32_t *)0xFFF7BC4C)) PINMMR43 = (PINMMR43 & ~(0x7 << 0)) | (0x2 << 0); // 设置[2:0]=010b

选择建议：在电机控制环境中，编码器信号线较长，容易引入噪声。通常建议对eQEP的A/B相和eCAP的输入启用滤波。滤波宽度的设置需要权衡：宽度太短可能滤不掉噪声，太宽则会损失高速信号的分辨率。一般根据系统最高转速对应的编码器脉冲周期来估算，确保滤波宽度远小于最小脉冲宽度。

3.3 eQEP模块的输入连接与错误信号应用

eQEP的输入配置（EQEPxA， EQEPxB， EQEPxI， EQEPxS）同样在PINMMR中完成（表7-16）。配置方式与eCAP类似。这里重点讲一下EQEPxERR信号的应用场景。

相位错误场景分析： 正交编码器的A、B相信号在正常情况下相位差为90度（1/4个周期）。合法的状态转换顺序是固定的（例如00->01->11->10->00...）。如果由于信号抖动、断线或电源干扰，导致出现了00->11或01->10这样的非法跳变，eQEP模块就会检测到相位错误，并置位EQEPxERR。

系统级保护策略：

1. 即时关断（Trip）：如上所述，通过PINMMR将EQEPxERR连接到ePWM的TZ4n，实现硬件级快速关断。这是最快速、最可靠的保护。
2. 软件中断：同时，也可以使能eQEP的相位错误中断。在中断服务程序（ISR）中，可以记录错误、进行系统状态诊断（如检查编码器供电、连接器），并在确认安全后，由软件手动清除Trip标志并恢复运行。
3. 错误计数与容错：在一些对可靠性要求极高的场合，可以设置一个错误计数器。单次的瞬时相位错误可能只是噪声，不立即触发Trip，而是累加错误次数。当错误次数在短时间内超过阈值时，再触发保护。这需要在硬件快速保护和系统可用性之间取得平衡。

4. 电气特性与时序参数深度解读

数据手册中的电气特性表格是硬件设计和软件定时配置的黄金准则。理解这些参数背后的物理意义，能帮助你设计出更稳健的系统。

4.1 ePWM关键时序参数

参考表7-8, 7-9, 7-10：

• tw(PWM)(Pulse duration)：最小33.33ns。这意味着在给定的系统时钟下，ePWM输出脉冲的最小高电平或低电平宽度。例如，如果VCLK4=100MHz（周期10ns），经过分频后，实际ePWM的时基时钟可能更慢，但最终输出的最小脉宽受此限制。在设计极高频率的PWM（如>1MHz）或极窄脉冲时，必须核算此参数。
• td(PWM)tza(Trip响应延迟)：最大25ns（无引脚负载）。这是从Trip Zone输入有效到PWM输出被强制为指定状态的最大延迟。这个时间极短，确保了保护动作的快速性。注意：这个延迟不包括信号通过PINMMR路由和同步逻辑的延迟，实际系统响应时间会略长。
• tw(TZ)(Trip输入脉冲宽度)：异步模式下，最小宽度为2 * HSPCLKDIV * CLKDIV * tc(VCLK4)。这意味着，为了确保Trip事件能被可靠捕获，你的故障信号（如过流比较器输出）的宽度必须大于这个值。在设计外部故障保护电路时，必须保证故障信号的宽度满足此要求，否则可能导致保护失效。

4.2 eCAP/eQEP输入时序要求

参考表7-13和表7-17：

• tw(CAP)/tw(QEPP)：输入脉冲的最小宽度。对于同步输入，最小为2 * tc(VCLK4)。例如，VCLK4=100MHz (tc=10ns)，则输入脉冲宽度必须大于20ns，对应最高频率50MHz。如果启用了6个周期的滤波，则最小宽度变为2*tc + 6*tc = 8*tc = 80ns，最高频率降至12.5MHz。

  实操心得：在计算编码器最高跟踪转速时，必须考虑此参数。假设编码器线数为2500线（每转10000个四倍频计数），要达到最高转速N rpm，则产生的脉冲频率为f = (N * 10000) / 60。这个f必须小于模块能捕获的最高频率。例如，若VCLK4=100MHz且无滤波，f < 50MHz，解得 N < 300，000 rpm。这看起来很高，但若启用滤波，N将显著下降。务必根据实际应用的最高转速和编码器分辨率来验算。

• td(CNTR)xin：外部时钟（eQEP索引或选通信号作为时钟时）到内部计数器递增的延迟，最大为4个VCLK4周期。这影响了以外部信号为时钟源时的计时精度。

4.3 ADC触发与ePWM的同步时序

图7-10和表7-20/7-21揭示了ePWM与ADC触发之间的精密关系。ePWM模块的SOCA/SOCB事件是触发ADC采样的理想源头，因为它与PWM波形本身严格同步。

配置步骤与考量：

1. 选择ePWM事件：在ePWM模块中，选择产生SOCA/SOCB的事件，例如时基计数器等于零（TBCTR=0）或等于CMPA（TBCTR=CMPA）。在电机FOC控制中，通常选择在PWM周期中点（计数器等于周期值的一半）或下/上桥臂切换点进行电流采样，以避开功率管开关噪声。
2. 配置PINMMR选择触发源：在ADC模块的触发源选择寄存器（EVSRC， G1SRC， G2SRC）中，选择对应的ePWM触发信号（ePWM_A1， A2， B， AB）。同时，需要通过PINMMR35/36等寄存器（见表7-22）配置SOCxA_SEL位，来决定每个ePWM模块的SOCA信号是贡献给ePWM_A1还是ePWM_A2。
3. 计算与补偿延迟：从ePWM产生SOC事件，到ADC实际开始采样，存在逻辑和布线延迟。在要求极高的应用中（如高频逆变器），可能需要在软件中对此延迟进行补偿，即让SOC事件稍微提前发生，使得ADC采样点恰好落在期望的PWM时刻上。这需要仔细测量和校准。

5. 常见问题排查与调试技巧实录

即使按照手册配置，在实际硬件调试中仍会遇到各种问题。以下是我在多个项目中总结的典型问题及其排查思路。

5.1 问题1：ePWM输出无波形或波形异常

排查步骤：

1. 检查时钟：确认ePWM模块的时钟是否使能。检查系统时钟分配，特别是HSPCLKDIV和CLKDIV分频器是否配置正确。一个快速的方法是先配置一个非常慢的PWM频率（如1Hz），用LED观察。
2. 检查引脚复用：这是最常见的问题。确认你使用的PWM输出引脚（如EPWM1A）是否已通过PINMMR正确配置为ePWM功能，而不是默认的GPIO或其他功能。
3. 检查动作限定器（AQ）：AQ模块负责定义计数器匹配事件时输出的动作。确保你正确配置了在TBCTR=0， TBCTR=CMPA， TBCTR=CMPB等事件时，输出是置高、拉低还是翻转。错误的AQ配置会导致输出恒定高或低。
4. 检查Trip Zone状态：如果Trip Zone功能被使能且其输入信号处于有效状态（例如，对应的错误信号被意外拉低），ePWM输出会被强制为安全状态。检查TZFLG寄存器，确认是否有Trip事件发生。调试初期，可以暂时禁用所有Trip Zone输入。
5. 检查死区生成器（DB）：如果使能了死区，但死区时间设置得比PWM脉宽还大，会导致输出完全没有脉冲。

5.2 问题2：eQEP位置计数器不计数或计数不准

排查步骤：

1. 检查输入信号质量：使用示波器直接观察连接到EQEPxA和EQEPxB引脚的编码器信号。确保信号幅值符合要求（通常为3.3V CMOS电平），没有过冲或振铃，A/B相相位差基本为90度。噪声是导致计数跳变或相位错误的主要原因。
2. 检查同步与滤波配置：确认PINMMR中对EQEPxA/B的输入配置（表7-16）。如果环境噪声大，应启用“双同步+滤波”。但要注意，过强的滤波会降低最高可测频率。
3. 检查eQEP模块配置：确认已使能eQEP模块（EQEPENCLK），配置了正确的计数模式（正交计数模式），并且没有使能位置比较输出等可能影响计数的功能。
4. 检查索引信号：如果使用了索引信号（INDEX）来归零位置，检查其极性配置。不正确的索引信号可能会在每转产生一个额外的清零脉冲，导致位置累积错误。
5. 软件读取时机：位置计数器是32位的，而CPU是32位。读取时需注意原子性。TI的驱动库通常提供了EQEP_getPosition()这样的函数，它会在内部处理32位读取的原子性问题。如果自行操作寄存器，需要先读取高位，再读取低位，并比较两次读取的高位是否一致，以防止在读取过程中计数器进位。

5.3 问题3：ADC采样与PWM不同步，电流采样值波动大

排查步骤：

1. 确认触发源：使用调试器或GPIO翻转，验证你期望的ePWM SOC事件是否确实产生。可以在SOC事件对应的中断服务程序里翻转一个GPIO，用示波器观察。
2. 验证ADC触发路径：根据图7-10和逻辑方程，检查PINMMR中SOCxA_SEL等控制位的配置，确保你选择的ePWM SOC信号能正确路由到你期望的ADC触发源（ePWM_A1/A2/B/AB）。
3. 检查ADC配置：在ADC模块中，确认你配置的转换组（Event， Group1， Group2）的触发源（EVSRC/G1SRC/G2SRC）是否与你路由过来的信号一致。
4. 采样窗口与阻抗匹配：这是影响采样精度的关键。参考图7-12的ADC输入等效电路和表7-25的时序参数。td(SH)是采样保持时间，这个时间必须足够长，让采样电容Csamp通过外部电阻Rext和内部多路开关电阻Rmux充电到输入电压的误差范围内。计算公式：采样时间 > (Rs + Rmux) * (Cmux + Csamp + Cext) * N，其中N是所需的时间常数（例如，对于12位精度，通常需要至少9个时间常数以达到0.01%的稳定度）。如果采样时间设置过短，采样值就会不准确，尤其是在信号源阻抗较高时。
5. 硬件布局与滤波：确保ADC采样通道的走线远离功率回路和高频开关信号。在ADC输入引脚就近添加一个小的RC滤波（如100Ω + 1nF），可以显著抑制高频噪声，但需要注意滤波电路带来的相位延迟和阻抗影响。

5.4 问题4：Trip Zone保护误触发或无法触发

排查步骤：

1. 检查Trip输入信号：用示波器测量实际连接到TZn引脚的硬件信号。确认其在正常情况下为无效电平（通常为高电平），在故障时能可靠跳变为有效电平（低电平），并且脉冲宽度满足tw(TZ)的最小要求。
2. 检查PINMMR路由：对于TZ4n（eQEP错误），务必确认PINMMR41/42的配置与你期望的eQEP错误源匹配。例如，PINMMR41[2:0]=001b表示TZ4n由NOT(EQEP1ERR OR EQEP2ERR)驱动，即任何一个eQEP出错都会触发。如果你只接了eQEP1，而eQEP2模块未使用且状态不定，就可能导致误触发。此时应配置为010b（仅eQEP1有效）。
3. 检查Trip Zone模块配置：确认ePWM模块内已使能了对应的Trip Zone输入（TZSEL寄存器），并正确配置了响应模式（单次触发OST或周期触发CBC）以及强制动作（高、低、高阻）。
4. 软件清除标志：一旦发生Trip，相应的标志位（TZFLG）会被锁存，即使外部故障信号消失，PWM输出也会保持强制状态，直到软件写1清除该标志。在调试时，确保你的程序在安全条件满足后，清除了Trip标志。
5. 注意调试器影响：当CPU被调试器暂停时，TZ6n（调试模式Trip）可能会被触发，导致PWM输出进入安全状态。在调试电机驱动时，这可能让你以为程序有问题。可以暂时禁用TZ6n，或者在调试时注意此现象。

6. 高级应用与性能优化建议

在基本功能实现的基础上，通过一些高级配置和系统级优化，可以进一步提升控制系统的性能。

6.1 利用eCAP的APWM模式扩展输出

当ePWM通道不够用时，eCAP的APWM模式是宝贵的补充资源。配置方法如下：

1. 将eCAP模块的工作模式设置为APWM模式（通过ECAPx.ECCTL2.APWMPOL等寄存器）。
2. 配置APWM的时基周期寄存器（CAP1/CAP2， 取决于模式）和比较寄存器（CAP3/CAP4）。
3. 通过PINMMR将对应的ECAPx引脚配置为输出功能。

注意：APWM模式通常功能较简单，可能没有死区生成、Trip保护等高级功能。它更适合用于对实时性和安全性要求不高的辅助控制。

6.2 优化eQEP速度计算与位置接口

eQEP模块通常提供单位时间的位置变化值用于速度计算。为了获得平滑的速度值：

• 使用硬件捕获：配置eQEP在固定的定时器溢出事件时，将位置计数器值锁存到影子寄存器。CPU只需在定时器中断中读取该影子寄存器，即可得到固定时间间隔内的位移，计算速度。这比软件定时查询位置计数器更精确，CPU开销更小。
• 32位位置计数器溢出处理：对于长行程应用，32位计数器可能溢出。需要在位置计数器溢出中断中，维护一个软件扩展的高32位计数器，共同组成一个64位的绝对位置。
• 索引信号消抖：机械式编码器的索引信号可能存在抖动。可以在eQEP模块中使能索引信号的滤波，或者在软件中，仅在索引信号有效且位置计数器接近零（例如，在±10个计数内）时才执行位置清零，以提高鲁棒性。

6.3 系统级低功耗与时钟管理

TMS570LS0914的每个ePWM、eCAP、eQEP模块都有独立的时钟使能控制位（在PINMMR39/40中，见表7-11和7-15）。默认情况下，这些时钟都是开启的。

优化策略：在系统初始化时，只使能你计划使用的外设模块时钟。对于未使用的ePWM/eCAP/eQEP模块，将其对应的PINMMRx位清零，以关闭其时钟输入，降低芯片的动态功耗和噪声。例如，如果只使用ePWM1/2/3和eQEP1，则应关闭ePWM4/5/6/7、eCAP1-6以及eQEP2的时钟。

6.4 基于电气特性的PCB设计要点

时序参数不仅影响软件配置，也指导着硬件设计：

• PWM输出走线：ePWM输出通常是驱动功率开关管的栅极，开关频率高，电流变化率（di/dt）大。走线应尽量短而粗，远离敏感的模拟信号（如ADC输入、编码器信号）。必要时使用栅极驱动电阻来减缓边沿，减少振铃和EMI。
• 编码器信号走线：eQEP的输入信号频率可以很高，且对噪声敏感。必须使用双绞线或屏蔽电缆连接编码器。在PCB上，EQEPxA/B走线应等长、平行，并用地线包围或采用差分走线（如果编码器输出是差分信号）。在接收端，靠近芯片引脚放置滤波电容（如10pF~100pF）到地，并串联一个小的电阻（如22Ω~100Ω），与芯片输入电容构成低通滤波，抑制高频噪声。
• ADC参考源与模拟电源：ADREFHI和ADREFLO的稳定性直接决定ADC精度。应使用低噪声的LDO为其供电，并在引脚附近放置高质量的退耦电容（如10μF钽电容+0.1μF陶瓷电容）。模拟电源VCCAD/VSSAD应与数字电源分开，并通过磁珠或0Ω电阻单点连接。