《从零吃透集成电路 IC 设计全流程｜学科体系 + EDA 软件实操 + 工程案例连载 第二篇》
Linux EDA 工业环境从零搭建 + Verilog 零基础语法精讲（可复刻实操 + 逐行注释代码）
专栏：《从零吃透集成电路 IC 设计全流程｜学科体系 + EDA 软件实操 + 工程案例连载》 @[TOC]
开篇前言（承接第一篇内容）
上一篇我们完整梳理了 IC 设计全套学科知识、三大 EDA 厂商工具链、6 类芯片落地工程案例，大家建立了芯片行业全局认知。 绝大多数新手入行第一个大坑：只会 Windows 系统，完全不熟悉 Linux，无法运行工业界 VCS/Verdi/DC 全套 EDA 软件；看不懂 Verilog 基础语法，分不清硬件语言和 C 软件编程本质区别。
本篇作为实操入门第一篇，核心落地两大目标：
- 手把手搭建工业标准 IC 设计 Linux 工作环境（区分企业商用 EDA 环境 & 学生免费开源学习环境两套方案，全程命令可直接复制运行）；
- 基于 IEEE 1364 标准精讲 Verilog 核心基础语法，打通软件编程→硬件描述思维转变；
- 编写可仿真基础模块代码，配套测试激励，完成第一次波形仿真查看。
读完本篇，你将：熟练 IC 行业 Linux 常用命令、配置 Verilog 专用编辑器、掌握 Verilog 数据类型 / 模块结构 / 时序 / 组合逻辑写法、独立编写并仿真简单数字电路。
标注：全文 Linux 环境适配规则来源于 Synopsys、Cadence 官方平台兼容文档；Verilog 语法溯源 IEEE Std 1364-2001 国际标准；开源工具安装步骤来自