2019电赛D题：基于STM32与FFT的电路特性测试仪设计与实现
1. 项目概述：一场关于“电路特性测试仪”的硬仗
2019年全国大学生电子设计竞赛（电赛）的D题，题目全称是“简易电路特性测试仪”，这道题当年让不少参赛队伍直呼“酸爽”。它不是那种让你做个循迹小车或者温控风扇的题目，而是实打实地考验你对模拟电路基础、信号处理、单片机系统以及测量理论的综合理解和工程实现能力。简单来说，就是让你做一个能自动测量未知“黑盒子”线性二端口网络参数的仪器。这个黑盒子里面可能是一个简单的RC滤波电路，也可能是一个运放构成的反相或同相放大器，题目要求你的测试仪能自动识别出这是什么电路（拓扑识别），并测量出其关键元件的参数值，比如电阻、电容的精确数值。
为什么这道题印象深刻？因为它完美地结合了“理论”和“实践”的鸿沟。课本上学过的波特图、阻抗分析、运放虚短虚断，在这里都需要你用代码和电路去实现。它不像一些纯软件或纯算法的题目，这里每一个测量值都伴随着噪声、布线寄生参数、运放非理想特性的干扰。你不仅要“会做”，还得“做准”。这道题的核心，就是围绕“放大器”和“测量”这两个关键词展开的一场综合性实战。无论是准备参加未来电赛（比如2025、2026年）的同学，还是想夯实模拟电路和嵌入式系统功底的工程师，复盘这道题都能获得远超题目本身的收获。它教会你的不仅仅是如何完成一个作品，更是一种面对复杂测量任务的系统化工程思维。
2. 核心任务与系统设计思路拆解
2.1 题目核心需求解析
当年的D题任务书通常包含几个递进的要求，记忆中的核心任务点如下：
- 基本参数测量：对给定的无源线性二端口网络（如RC串联、并联、π型、T型滤波电路），测量其幅频特性，并自动判断电路拓扑结构（例如，是低通还是高通滤波器），计算出电路中电阻、电容的数值。
- 放大器电路识别与测量：对包含运算放大器的有源电路（如反相放大器、同相放大器），自动识别其放大类型（反相/同相），并测量其直流增益、上限截止频率等关键参数。
- 扩展功能：可能包括测量输入/输出阻抗、显示幅频/相频特性曲线、测量放大器的直流失调电压等。
这些要求归结起来，就是实现一个“自动化的频域阻抗分析仪”的简化版。系统需要产生一系列频率可调的正弦波信号，施加到被测网络，然后同步测量输入和输出信号的幅度与相位关系，从而推算出网络的传递函数，进而分析出拓扑和参数。
2.2 整体方案选型与权衡
面对这样的题目，主控、信号产生、信号测量这三大模块的方案选择直接决定了实现的难度和精度上限。
主控单元（MCU）：2019年，STM32F4系列（如F407、F429）是绝对的主流选择。其核心优势在于带有FPU（浮点运算单元），能够快速进行FFT（快速傅里叶变换）等浮点密集型运算，这对于实时处理音频频段的信号至关重要。也有队伍使用STM32F1系列配合DSP库，或使用更高端的F7/H7系列。选择F4是一个在性能、资源、开发难度和成本之间的最佳平衡点。
信号产生（DDS）：产生纯净、频率精确可调的正弦波是关键。方案主要有两种：
- 单片机DAC + 软件DDS：利用STM32的DAC，通过查表法实时输出正弦波样本。优点是系统简单，成本低。缺点是波形频率和精度受限于DAC更新速率和CPU负担，高频下性能下降快，且谐波失真可能较大。
- 专用DDS芯片（如AD9833、AD9850）：通过SPI接口控制，能产生非常高精度、高稳定度的正弦波。这是更专业的选择，能极大减轻MCU负担，保证信号源质量。对于追求高精度的队伍，AD9833几乎是必选。
实操心得：当年我们队选择了STM32F407 + AD9833的方案。事后证明这个选择非常正确。AD9833产生的信号干净，让后级测量电路的设计压力小了很多。虽然增加了芯片成本和布线复杂度，但在测量精度这个核心目标面前，这笔“投资”是值得的。很多在软件DDS方案上挣扎于滤波和失真的队伍，后期调试非常痛苦。
信号测量：这是精度之战的核心。需要同时测量输入（Vin）和输出（Vout）信号的幅度和相位差。
- 幅度测量：通常采用“精密整流+ADC采样”或“有效值检测芯片（如AD637）”。对于正弦波，测量其峰值或有效值即可换算。直接用ADC采样峰值需要过采样和寻峰算法，受噪声影响大。AD637这类芯片能直接输出直流电压代表输入交流信号的有效值，非常方便，但成本高、带宽有限。
- 相位测量：这是难点。常用方法有：
- 过零检测比较法：将Vin和Vout通过比较器整形成方波，用MCU的输入捕获功能测量两个方波上升沿之间的时间差，再根据信号周期换算相位差。这种方法简单直观，但对信号噪声敏感，在信号幅度变化或过零点失真时误差大。
- 基于ADC采样的数字处理方法：高速同步采样Vin和Vout的瞬时值，然后通过互相关算法或FFT计算相位差。这是更先进和稳健的方法，尤其是FFT，能直接得到信号在特定频率分量的幅度和相位。F4系列的FPU和DSP库让实时FFT成为可能。
我们的方案：采用了双路同步ADC采样 + FFT分析的方案。使用STM32F407的ADC1和ADC2工作在双重模式，同步采集两路信号。对采集到的一组数据（如1024点）进行FFT，找出基频分量，直接读取其复数结果，即可同时得到幅度和相位信息。这种方法抗噪声能力强，且能有效抑制谐波干扰，是实现高精度测量的保障。
3. 硬件系统核心模块详解
3.1 信号调理与测量前端电路
被测网络的输出信号（Vout）幅度可能很大（如放大器输出），也可能很小（如滤波器阻带衰减后）。直接送入ADC或比较器是不行的，必须进行调理。
- 程控衰减/放大网络：为了扩大测量量程，需要在测量前端加入由模拟开关（如CD405x系列）和精密电阻网络构成的程控衰减器/放大器。例如，当检测到Vout幅度超过ADC量程时，自动切入衰减网络；当Vout幅度太小时，切入一个固定增益（如10倍）的同相放大器进行预放大。这部分逻辑需要由MCU根据初步测量结果自动控制。
- 抗混叠滤波：这是做FFT前至关重要的一步！ADC采样定理要求信号最高频率必须小于采样频率的一半。如果被测信号或环境中存在高于此频率的噪声，它们会被“折叠”到低频段，严重干扰测量结果。必须在ADC输入端加入一个低通滤波器（抗混叠滤波器），其截止频率略低于采样频率的一半。我们使用了一个Sallen-Key结构的二阶有源低通滤波器，运放选用低噪声、高带宽的型号如OPA2188。
- 电压抬升：STM32的ADC通常只能测量0-3.3V的正电压。而我们的交流信号是正负变化的。因此需要一个直流偏置电路，将信号整体向上抬升1.65V（即Vref/2），使信号在0-3.3V范围内变化。通常用一个运放构成加法器来实现。
注意事项：这个前端调理电路本身的精度和稳定性直接决定了系统精度。电阻要选用0.1%精度的低温漂金属膜电阻，运放的输入偏置电流、温漂都要仔细考量。PCB布局时，模拟地要单点连接，远离数字电路部分，否则引入的噪声会让你的FFT结果惨不忍睹。
3.2 幅频特性扫描策略
要绘制幅频特性曲线，就需要让信号源从低频到高频步进变化，在每个频点进行测量。这里有几个关键策略：
- 频率步进选择：在关键频段（如滤波器截止频率附近）需要加密测量点，而在平坦区域可以稀疏一些。可以采用对数步进，这样用较少的点数就能覆盖较宽的频率范围。
- 测量稳定：频率切换后，电路需要时间达到稳态。特别是测试含有大电容的电路时，低频下建立时间很长。必须在程序里为每个频点加入足够的延时，等待信号稳定后再进行采样测量。可以通过连续测量几次幅度，判断其稳定后再记录数据。
- 自动量程切换：如前所述，结合程控衰减/放大网络，在每次频率切换后或测量前，先用一个快速测量判断信号幅度，自动选择最合适的量程档位，保证ADC始终工作在线性最佳区域。
4. 软件算法与核心实现
4.1 基于FFT的幅相提取算法
这是整个系统的“大脑”。我们以1024点采样、采样率fs为例：
- 同步采样：配置ADC以固定的fs（例如10kHz）同步采集Vin和Vout通道各1024个点。使用DMA传输，不占用CPU。
- 加窗处理：由于采样不可能正好是信号周期的整数倍（非同步采样），会带来频谱泄漏。因此需要对采集到的时域数据加窗（如汉宁窗）后再做FFT，以减少泄漏。
- FFT运算：调用STM32的DSP库函数
arm_cfft_f32对两路数据分别进行FFT计算。 - 频率、幅度、相位计算：
- 频率定位：在FFT结果的幅度谱中寻找最大值点，其对应的索引号
k即为基频所在。信号实际频率f = k * fs / N(N=1024)。 - 幅度计算：FFT结果
X[k]是复数。其模值|X[k]|代表了该频率分量的幅度信息。但由于FFT算法和加窗的影响，需要乘以一个恢复系数才能得到真实幅度。对于汉宁窗，系数约为2.0。V_amplitude = 2.0 * |X[k]| / N。 - 相位计算：复数
X[k]的辐角φ = atan2(imag(X[k]), real(X[k]))即为该频率分量的相位。分别计算Vin和Vout的相位φ_in和φ_out，则相位差Δφ = φ_out - φ_in。注意处理超过±180°的相位卷绕问题。
- 频率定位：在FFT结果的幅度谱中寻找最大值点，其对应的索引号
- 增益计算：幅频特性的增益（dB）为
Gain_dB = 20 * log10(V_out_amplitude / V_in_amplitude)。
4.2 电路拓扑自动识别逻辑
如何让程序判断黑盒子是RC低通还是高通？是反相放大器还是同相放大器？
无源网络识别：主要依据幅频特性曲线的形状。
- 低通滤波器：低频增益接近0dB，高频增益随频率增加而下降。
- 高通滤波器：高频增益接近0dB，低频增益随频率降低而下降。
- 带通/带阻：有其特定的峰或谷。 程序可以扫描全频段，计算几个关键频点（如极低频、中频、极高频）的增益，通过阈值比较和趋势判断来确定类型。例如，如果
Gain(10Hz) ≈ 0dB且Gain(10kHz) < -20dB，则初步判断为高通。
有源放大器识别：
- 直流测试：首先施加一个直流信号（或极低频交流），测量其增益。如果增益为负值，则为反相放大器；如果为正值，则为同相放大器（且增益≥1）。
- 交流验证：测量其幅频特性，观察在高频段是否出现增益下降（运放带宽限制）。
- 输入阻抗判断（扩展）：可以在输入端串联一个已知电阻，测量分压变化来推算放大器的输入阻抗，这有助于进一步确认电路结构。
4.3 元件参数计算模型
识别出拓扑后，就可以根据测量数据拟合计算元件值了。
- RC低通滤波器：传递函数为
H(f) = 1 / (1 + j2πfRC)。其-3dB截止频率f_c = 1 / (2πRC)。我们通过扫频找到了增益下降至-3dB（即幅度为直流增益的0.707倍）时的频率f_measure。如果已知电阻R（或电容C）的标准值，即可求出另一个元件的值：C = 1 / (2πR * f_measure)。 - 反相放大器：直流增益
A_v = - R_f / R_in。其中R_f为反馈电阻，R_in为输入电阻。我们通过直流测量得到了A_v。题目有时会给定其中一个电阻值，或者要求测量输入/输出电阻来综合判断。结合运放的增益带宽积（GBW）参数，通过测量上限截止频率f_h，还可以验证GBW ≈ |A_v| * f_h这一关系。
实操心得：参数计算时，千万不要只用一个频点的数据。应该利用扫频得到的一组
(f, Gain)数据，通过曲线拟合（如最小二乘法）来求解R和C，这样能有效抑制单点测量噪声带来的随机误差，结果稳定得多。STM32的DSP库也提供了基础拟合函数，可以尝试使用。
5. 调试过程与典型问题排查
5.1 测量精度上不去？先从噪声和电源入手
调试初期，最令人头疼的就是测量数据跳动大，重复性差。
- 问题表现：同一电路、同一频率，多次测量得到的增益值波动超过1%，相位波动好几度。
- 排查与解决：
- 电源去耦：这是首要怀疑对象。每个运放、ADC、DDS芯片的电源引脚附近，都必须紧贴引脚放置一个0.1μF的陶瓷电容（用于滤除高频噪声）和一个10μF的钽电容或电解电容（用于滤除低频波动）。顺序是：电源先经过大电容，再经过小电容，最后进入芯片引脚。
- 接地问题：数字地（MCU、数字开关）和模拟地（运放、ADC、DDS）必须在一点相连（通常选择在电源入口处）。PCB上最好采用分区布局，模拟部分和数字部分严格分开。
- 信号屏蔽：从DDS输出到被测电路，再到ADC输入的前端走线，尽可能短。如果导线较长，应使用屏蔽线，并将屏蔽层单点接地。
- ADC参考电压：确保给ADC的参考电压（VREF+）是干净、稳定的。可以使用独立的基准电压芯片（如REF5030）提供3.0V基准，这比直接用MCU的3.3V电源精度高得多。
- 软件滤波：在硬件优化的基础上，软件上可以对每个频点进行多次测量取平均，或者对扫频曲线进行滑动平均滤波，能有效平滑数据。
5.2 相位测量跳变或不准
- 问题表现：相位差测量值在180°或360°附近发生跳变，或者在小相位差时误差极大。
- 排查与解决：
- 过零检测法的局限性：如果采用过零检测法，这个问题非常常见。信号噪声会在过零点附近造成多次抖动，导致比较器输出方波出现毛刺，从而误触发输入捕获。解决方法是在比较器后加入施密特触发器（如使用带滞回功能的比较器或软件消抖），并确保输入信号在过零点附近有足够快的斜率。
- FFT方法的优势与陷阱：使用FFT方法时，相位跳变通常是由于频谱泄漏导致基频成分的相位计算不准。务必确保加窗处理，并尝试增加FFT点数（如2048点）以提高频率分辨率。另外，检查ADC采样时钟是否稳定，采样率是否精确。
- 通道间延迟校准：Vin和Vout两路ADC采样通道本身可能存在微小的时序偏差。可以在测试前，将同一个信号源同时接入两路通道，测量此时的相位差，将其作为系统固有相位误差记录下来，在后续测量中予以扣除。
5.3 高频段测量异常
- 问题表现：测量频率升高到几十kHz以上时，增益曲线严重偏离理论值，或波形失真。
- 排查与解决：
- 运放带宽不足：检查信号调理电路中使用的运放型号。通用运放（如LM358）的增益带宽积可能只有1MHz，在几十kHz下放大倍数已经下降。必须为前级放大和滤波电路选择高速运放（如GBW > 50MHz的型号）。
- DDS输出驱动能力：AD9833等DDS芯片输出驱动能力有限。当后级电路输入阻抗不高或容性负载较大时，高频信号幅度会被拉低。可以在DDS输出后加一级电压跟随器（使用高速运放）作为缓冲。
- 抗混叠滤波器设计不当：如果抗混叠滤波器的截止频率设置得太低，或者阶数不够，在高频时本身就会衰减信号。需要根据你的最高测量频率和采样率重新计算并设计滤波器参数。
- PCB寄生参数：高频下，PCB走线的寄生电感和电容开始产生影响。尽量缩短关键信号路径，避免走线形成环路。
6. 系统优化与扩展思考
完成基本功能后，如果想追求更高性能或应对更复杂的题目要求，可以考虑以下优化方向：
- 多频点并行测量与快速扫频：传统的逐点扫频耗时较长。可以考虑使用线性调频信号（Chirp Signal）或多音信号作为激励，一次发射一个宽频带信号，然后通过FFT一次性得到整个频段的响应。这能极大提升测量速度，但对信号产生和系统线性度要求更高。
- 数字锁相放大技术：对于测量深陷噪声中的微小信号（如高衰减滤波器的阻带），数字锁相放大（DLIA）是利器。其原理是利用软件产生与参考信号同频的正交正弦-余弦对，与采集到的信号进行相乘和积分，能极大地抑制噪声，提取出信号的幅度和相位。这可以作为FFT方法的有力补充，尤其在单一频率点进行高精度测量时。
- 上位机软件辅助：将STM32作为下位机，通过串口或USB将测量原始数据发送到电脑上位机（用Python Qt或LabVIEW编写）。在上位机进行更复杂的数据处理、曲线拟合、图表显示和报告生成，可以解放MCU资源，并提升用户体验。
- 自动量程与自适应测量算法：让程序更加智能化。例如，先进行一轮快速粗扫，大致确定电路的频响特征和动态范围，然后自动规划第二轮的精细扫频策略（在关键频段加密，在平坦区域稀疏），并自动设置最优的ADC量程和信号源幅度，实现全自动高精度测量。
复盘2019年电赛D题，它更像一个微型的工程项目，逼着你去统筹考虑方案选型、精度分析、抗干扰设计、算法实现和系统调试。那些在实验室里熬过的夜、调不通电路时的焦躁、终于看到一条光滑波特图时的喜悦，都是这门“实践课”最宝贵的部分。这道题的精髓不在于用了多么高深的芯片或算法，而在于对基础知识的扎实理解和严谨的工程实现态度。即使过去多年，其中涉及的信号链设计、精度权衡、故障排查的思路，在任何一个实际的电子测量产品开发中，依然完全适用。