当前位置：首页 > news >正文

AXI协议BURST机制深度解析：从原理到实战的性能优化指南

news 2026/8/1 12:46:49

1. 项目概述：为什么BURST是AXI协议的灵魂

在数字芯片设计，尤其是SoC（片上系统）互联领域，AXI（Advanced eXtensible Interface）协议是当之无愧的“顶流”。无论是连接处理器核心与高速缓存，还是驱动DMA（直接内存访问）进行大数据搬运，AXI的身影无处不在。但很多刚接触AXI的朋友，往往会被其复杂的信号线和事务类型搞得晕头转向，尤其是那个听起来很厉害的“BURST”机制。今天，我们就抛开那些枯燥的协议手册，从一个一线工程师的视角，来彻底拆解AXI协议中的BURST——它绝不仅仅是“突发传输”四个字那么简单，而是决定了整个系统数据传输效率、带宽利用率乃至功耗的关键设计。

简单来说，BURST机制允许主设备（Master）在一次事务中，连续访问多个连续或非连续的地-址位置，而无需为每个数据传输都重新发起一次完整的握手和地址传递。你可以把它想象成去超市购物：没有BURST时，你每买一件商品（一个数据）就要去收银台结一次账（发起一次事务），效率极低；而有了BURST，你可以把要买的一篮子商品（一组连续地址的数据）一次性推到收银台，只进行一次扫码和支付（一次地址握手），大大提升了购物（数据传输）效率。对于任何涉及高性能计算、图像处理、网络数据包转发等场景的芯片设计，深入理解并合理运用BURST是优化系统性能的必修课。

2. AXI BURST机制的核心原理与设计思路

要理解BURST，我们不能孤立地看它，必须把它放在AXI协议的整个事务框架里。一个完整的AXI传输事务，通常包含地址通道、数据通道和响应通道。BURST机制的核心，就体现在地址通道的一次“声明”与数据通道的多次“兑现”上。

2.1 BURST的三要素：类型、大小与长度

AXI协议通过三个关键信号来定义一个BURST事务，它们共同决定了数据传输的“行为模式”：

AxBURST[1:0] - 突发类型：这是BURST的“灵魂”，定义了地址的计算方式。它有三种模式：
- FIXED (00)：固定地址突发。在整个突发传输中，地址保持不变。这听起来有点反直觉，但它有特定的应用场景，比如向某个外设的FIFO（先进先出队列）或某个特定寄存器反复写入或读取数据。每次传输都访问同一个物理位置。
- INCR (01)：递增突发。这是最常见、最符合直觉的模式。每次传输后，地址会根据传输的数据宽度自动递增。例如，传输32位（4字节）数据，地址每次增加4。用于访问连续的线性内存空间，比如搬运一个数组或一块帧缓冲区。
- WRAP (10)：回环突发。这是一种特殊的递增模式，当地址递增到一个设定的“边界”时，会回绕到本次突发起始的边界对齐地址。这主要用于缓存行（Cache Line）的填充。假设缓存行大小为16字节，你从地址0x04开始读取一个WRAP4的突发，地址序列可能是0x04, 0x08, 0x0C, 0x00。它确保了在一次突发内能取回一个完整对齐的缓存行数据，即使请求的起始地址不在行首。
AxSIZE[2:0] - 突发大小：定义了每一次传输的数据宽度（以字节为单位）。它表示的是AxDATA总线在单次传输中有效的字节数。例如，ARSIZE=2表示每次读传输传输4字节（2^2=4）。这里有一个关键约束：每次传输的地址必须与传输大小对齐。例如，传输4字节数据，起始地址必须是4的整数倍（地址低2位为0）。
AxLEN[7:0] - 突发长度：定义了一次BURST事务中包含的传输次数。注意，传输次数 = AxLEN + 1。所以，AxLEN=0表示单次传输（相当于无BURST），AxLEN=7表示8次传输。协议规定，对于INCR和WRAP类型，长度可以是1到256次传输；对于FIXED类型，长度可以是1到16次传输。

注意：这三个参数共同作用。例如，一个AxBURST=INCR, AxSIZE=4（16字节）, AxLEN=3（4次传输）的读事务，意味着主设备要连续读取4次数据，每次读取16字节，地址每次递增16字节，总共读取64字节的连续数据。

2.2 地址计算：BURST行为的数学描述

理解了三要素，我们来看看地址是如何在BURST中演进的。这是很多初学者容易混淆的地方。

对于INCR和WRAP类型，第N次传输的地址可以通过一个通用公式计算。但我们可以更直观地理解：

起始地址：由地址通道的AxADDR给出。
地址增量：等于AxSIZE所指示的字节数。例如AxSIZE=2（4字节），则每次传输后地址+4。
传输序列：地址按增量连续递增。

WRAP类型的特殊之处在于“边界”。这个边界由公式Wrap_Boundary = Start_Address - (Start_Address % (Number_Bytes * Burst_Length))决定。其中Number_Bytes是AxSIZE对应的字节数，Burst_Length是AxLEN+1。当地址递增达到或超过Wrap_Boundary + (Number_Bytes * Burst_Length)时，地址回绕到Wrap_Boundary。

实操心得：在RTL（寄存器传输级）代码中实现AXI从机接口时，地址计算逻辑必须严格遵循协议公式。一个常见的错误是在WRAP模式下边界计算出错，导致地址序列错误，进而引发数据错位或协议错误。建议将地址计算模块单独验证，并使用大量的随机化测试向量进行覆盖。

2.3 BURST机制带来的核心优势

为什么AXI要设计如此复杂的BURST机制？它解决了什么问题？

显著降低总线开销：这是最直接的收益。一次地址握手（包含地址、控制信号）可以服务多次数据传输。在高速系统中，地址通道的握手延迟和带宽占用是不可忽视的。BURST将其分摊到多次传输上，有效提升了有用数据带宽占总带宽的比例。
提升仲裁效率：总线仲裁器（Arbiter）在授权主设备访问总线时，如果知道这是一个长突发事务，它可以一次性授予较长的总线占用时间，减少了频繁仲裁带来的切换开销和延迟。
优化内存访问：与现代DRAM（如DDR）的访问特性完美匹配。DRAM在访问同一行（Row）内的连续列（Column）地址时，速度最快、功耗最低。AXI的INCR BURST鼓励主设备发起连续的访问序列，使得内存控制器可以更高效地组织访存命令，实现更高的吞吐量和更低的功耗。
简化主从设备设计：对于主设备（如DMA控制器），它可以一次性将一个大任务分解为一个BURST事务，简化了控制状态机。对于从设备（如内存控制器），它可以提前预知后续的访问模式，有机会进行预取（Prefetch）或缓存，从而隐藏访问延迟。

3. 不同BURST类型的应用场景与实战解析

了解了原理，我们来看看这三种BURST类型在真实芯片设计中的“用武之地”。纸上谈兵永远不如真刀真枪的案例来得深刻。

3.1 FIXED BURST：专为特定硬件接口而生

FIXED模式看似用途狭窄，但在特定场景下无可替代。

典型场景一：外设寄存器/FIFO访问假设你有一个高速ADC（模数转换器）芯片通过AXI-Stream接口接入，并用一个AXI-Stream到AXI-Memory Map的桥接器将数据写入DDR。这个桥接器作为AXI主设备，其目标地址往往是DDR中一个固定的缓冲区起始地址。但更常见的FIXED应用是在从设备侧。比如，一个AXI-Lite接口的UART控制器，其发送保持寄存器（THR）的地址是固定的。CPU通过AXI总线向这个地址写入一个字节来发送字符。虽然AXI-Lite本身不支持BURST，但其思想类似——每次访问固定地址。

典型场景二：硬件加速器配置端口一些硬件加速器（如加密引擎、图像缩放单元）有专门的配置寄存器组。主控CPU在初始化时，可能需要向某个控制寄存器连续写入多个配置字（例如，写入一个密钥）。虽然这些配置字在逻辑上是不同的数据，但它们都写入同一个物理寄存器（该寄存器可能内部是一个移位寄存器或FIFO）。这时，使用FIXED BURST就比多次发起单次传输更高效。

实战配置示例：假设主设备要向地址0x4000_0000的硬件FIFO连续写入8个32位数据。

AWADDR = 32'h4000_0000
AWBURST = 2'b00(FIXED)
AWSIZE = 3'b010(4字节)
AWLEN = 7(8次传输， 7+1=8)
那么，在写数据通道上，WDATA会依次出现8个数据，但每次传输对应的地址在从设备看来都是0x4000_0000。

注意事项：使用FIXED BURST时，必须确保从设备确实支持并理解这种模式。许多标准的内存控制器（如BRAM控制器、DDR控制器）并不支持FIXED BURST。如果误用，会导致数据被重复写入同一地址或行为未定义。在系统集成时，务必查阅IP的数据手册。

3.2 INCR BURST：线性数据搬运的绝对主力

INCR模式是AXI协议中使用频率最高、最符合直觉的模式，几乎所有的DMA操作、CPU缓存行填充（非回环情况）、大数据块拷贝都依赖于它。

典型场景一：DMA内存到内存搬运这是最经典的场景。一个图像处理流水线需要将一帧1920x1080的YUV图像（约3MB）从采集缓冲区搬运到处理引擎的输入缓冲区。DMA控制器会配置一个INCR BURST事务：

ARADDR= 源缓冲区起始地址。
ARBURST = INCR。
ARSIZE根据总线宽度和数据对齐要求设定，通常是64位（8字节）或128位（16字节），以最大化总线利用率。
ARLEN会设置成一个较大的值，比如15（16次传输）或255（256次传输），但实际中受限于从设备的支持能力和总线仲裁策略。一次搬运3MB数据，会分解成成千上万个这样的BURST事务。

典型场景二：CPU缓存未命中（Cache Miss）当CPU需要的数据不在缓存中时，会发起缓存行填充请求。一个典型的缓存行大小是64字节。如果请求的地址是连续且对齐的，缓存控制器会发起一个INCR突发来读取这64字节数据。

ARSIZE = 3(8字节，假设总线宽度64位)。
ARLEN = 7(8次传输， 8字节 * 8 = 64字节)。
地址从缺失地址开始，连续递增8字节。

性能调优技巧：

Burst长度选择：并非越长越好。过长的BURST会长时间独占总线，影响其他主设备的实时性。需要根据系统带宽、延迟要求以及仲裁策略来权衡。通常，对于高带宽、低实时性要求的视频数据通路，可以使用长BURST（如255）；对于低延迟、需要快速响应的控制通路，则应使用短BURST（如0-15）。
数据宽度对齐：确保AxSIZE与主从设备的数据端口宽度以及内存的自然对齐边界相匹配。例如，DDR3/4内存控制器通常有64位或72位数据总线，将AxSIZE设置为与之匹配（8或9字节）可以获得最佳性能。不对齐的访问会导致从设备内部进行多次拼装，降低效率。

3.3 WRAP BURST：为缓存子系统量身定制

WRAP模式是理解AXI协议深度的一个标志。它的设计几乎完全是为了高效服务CPU的缓存子系统。

工作原理深度解析：假设CPU的L1缓存行大小是32字节，数据总线宽度是64位（8字节）。现在，CPU需要读取地址0x14（二进制 10100）开始的几个字，但地址0x14并不在缓存行的起始边界（0x00, 0x20, 0x40...）。为了填充整个缓存行，缓存控制器需要读取从0x10到0x2F的32字节数据。但CPU急需的是从0x14开始的数据。最优的策略是：先取回CPU急需的数据，再取回行内剩余的数据。这就是WRAP BURST的用武之地。

缓存控制器可以发起一个WRAP BURST：

ARADDR = 0x14
ARBURST = WRAP
ARSIZE = 3(8字节)
ARLEN = 3(4次传输，共32字节，刚好一个缓存行)
计算边界：Start_Address = 0x14,Number_Bytes=8,Burst_Length=4。
- Wrap_Boundary = 0x14 - (0x14 % (8 * 4)) = 0x14 - (0x14 % 0x20) = 0x14 - 0x14 = 0x00。等等，这里有个关键点！协议公式计算的是对齐到突发总字节数的边界。0x14相对于0x20的余数是0x14，所以边界是0x14 - 0x14 = 0x00？这不对。
- 正确的理解是：WRAP边界是起始地址对齐到（传输大小 x 突发长度）的整数倍。0x14对齐到0x20的倍数是0x00。所以边界是0x00。
- 地址序列：第一次传输地址0x14，第二次0x1C，第三次0x04（因为0x1C+8=0x24，超过了边界0x00+0x20=0x20，所以回绕到0x00，但注意，回绕后地址是边界值0x00吗？不，是0x00 + (0x14 % 8)?更准确的计算需遵循协议中的递推公式，但最终序列是：0x14, 0x1C, 0x04, 0x0C。这个序列先取了高地址部分（0x14, 0x1C），然后回绕到行首附近取了低地址部分（0x04, 0x0C）。

为什么这样设计？

优先满足需求：首先返回了CPU当前指令所需的数据（位于0x14和0x1C），让CPU可以尽快继续执行，隐藏了访问后续数据的延迟。
完整填充缓存行：在一次突发内，仍然取回了整个对齐的缓存行（0x00到0x1F）的所有数据，只是顺序不是线性的。缓存控制器在接收到这些数据后，会按照正确的地址将它们存放到缓存行的对应位置。

实战中的注意点：

支持度：WRAP BURST通常只在连接缓存一致性控制器（如ACE接口）或高级CPU总线的主设备/从设备中实现。许多简单的DMA控制器或外设IP并不支持WRAP模式。
验证复杂性：在验证AXI从机模块时，对WRAP BURST的支持是验证的难点和重点。需要精心设计测试序列，覆盖不同的起始地址对齐、突发长度和大小组合，确保地址计算和回绕逻辑万无一失。

4. BURST事务的完整生命周期与通道握手

一个BURST事务从发起到完成，横跨AXI的五个通道。理解它们之间的交互和时序，对于调试和性能分析至关重要。

4.1 读事务（Read Transaction）流程拆解

以一个INCR类型的读突发为例，ARLEN=1（2次传输）：

地址通道（AR）：主设备置起ARVALID，给出ARADDR,ARBURST=INCR,ARSIZE,ARLEN=1等信息。从设备在准备好接收地址时置起ARREADY。在ARVALID和ARREADY同时为高的时钟沿，地址信息被捕获，读事务ID被确立。
数据通道（R）：这是突发传输的核心体现。
- 从设备准备好第一个数据后，置起RVALID，在RDATA上给出数据，并设置RID与地址通道的事务ID匹配，RLAST信号为低（表示这不是最后一个数据）。
- 主设备在需要接收数据时置起RREADY。当RVALID和RREADY同时为高时，完成第一次数据传输。
- 从设备接着准备第二个（也是最后一个）数据，再次置起RVALID，给出数据，但这次RLAST信号必须为高，标志着这个BURST事务的结束。
- 主设备在接收到RLAST=1的数据后，便知道这个ID对应的读事务已完成。
响应通道（R）：RRESP信号伴随每一次数据传输。通常，前几次传输的RRESP可能是OKAY，但如果最后一次传输出错（比如访问了非法地址），RRESP会变为SLVERR或DECERR。关键点：即使BURST中某次传输出错，从设备也必须完成整个突发（发出所有RLAST之前的数据），不能提前终止。错误信息通过最后一次传输的RRESP或出错的当次RRESP反映。

4.2 写事务（Write Transaction）流程拆解

写事务比读事务多一个写数据通道，且数据通道和地址通道可以独立握手，这带来了更高的灵活性，也增加了复杂性。以一个INCR类型的写突发为例，AWLEN=2（3次传输）：

写地址通道（AW）：与读地址通道类似，主设备发起AWVALID，从设备回应AWREADY，握手成功后确立写事务ID。
写数据通道（W）：
- 主设备可以在地址握手之前、之后或同时开始发送数据。这是AXI的一个关键特性，称为“地址与数据解耦”。
- 主设备发送第一个数据，置起WVALID，WLAST为低。
- 从设备在能接收数据时置起WREADY。握手成功后数据被接收。
- 主设备发送后续数据。直到发送最后一个数据时，主设备必须将WLAST信号置为高。
- 对于BURST写，数据必须按照地址递增的顺序发送吗？协议没有强制规定，但强烈推荐按顺序发送，因为大多数从设备（尤其是内存控制器）都期望按序数据。乱序数据会增加从设备的实现复杂度。
写响应通道（B）：当从设备接收并处理完整个BURST的所有数据后（即成功握手了WLAST=1的那次数据），它通过写响应通道返回一个响应。注意，一个写BURST事务只有一个响应，而不是每个数据一次响应。这个BRESP反映了整个写事务的最终状态（如成功、从设备错误、译码错误等）。

通道间的依赖关系与优化：

读操作：数据（R）必须在地址（AR）之后。因为从设备需要知道地址才能取数据。
写操作：数据（W）和地址（AW）之间没有固定顺序。这允许主设备提前准备好数据（“写数据先行”），从而在地址握手完成后立即开始数据传输，减少延迟。
乱序完成：AXI支持不同事务ID的读写操作乱序完成。但对于同一个ID的BURST事务内部，数据必须按顺序传输（RLAST/WLAST标志其结束）。

5. 实战中的高级议题与性能调优

掌握了基础，我们进入更深入的实战层面。这些内容往往在标准手册里一笔带过，却是决定系统稳定性和性能的关键。

5.1 Outstanding Transaction与流水线深度

这是AXI高性能的秘诀之一。Outstanding Transaction（未完成事务）指的是主设备在未收到前一个事务的响应之前，就发出下一个事务的能力。这本质上是总线上的流水线操作。

如何工作？假设主设备要读取A、B、C三块数据。如果没有Outstanding能力，流程是：发A的地址 -> 等A的数据返回 -> 发B的地址 -> 等B的数据返回 -> ... 延迟是串行叠加的。如果支持Outstanding=2，流程可以是：发A的地址 -> 发B的地址（此时A的数据还在路上）-> 收到A的数据 -> 发C的地址 -> 收到B的数据 -> ... 地址传输和数据返回在时间上重叠，极大地隐藏了从设备的访问延迟（尤其是DRAM的tRC、tRAS等延迟）。

配置与权衡：

AxID信号宽度：决定了可以有多少个不同ID的事务同时未完成。更宽的ID支持更高的并发度。
从设备的支持能力：从设备内部需要有足够的缓冲区来管理多个未完成事务的地址和数据。在IP选型时，需要关注其支持的Outstanding深度。
系统级影响：过深的Outstanding队列会消耗更多的硬件资源（缓冲区），并可能增加数据通路的总延迟（Latency）。需要根据系统的带宽和延迟要求进行折衷。对于实时性要求高的控制路径，Outstanding深度可以设为1或2；对于追求最大吞吐量的数据搬运路径，可以设置为8甚至更高。

5.2 数据交错（Interleaving）与原子性

数据交错主要发生在写数据通道。它允许属于不同写事务（不同ID）的数据在通道上交替出现。例如，ID=0的事务发第一个数据，然后ID=1的事务发第一个数据，再然后ID=0的事务发第二个数据... 这提高了总线利用率，但要求从设备能够根据WID来区分和重新组装数据。

原子性（Atomicity）考虑：对于一个BURST写事务，从设备的角度，什么时候认为这个“原子操作”完成了？是在收到WLAST时，还是在返回BRESP时？严谨的实现应该是在成功处理完WLAST数据后，才认为这个事务的数据部分完成。但在返回BRESP之前，从设备可能已经更新了目标存储介质（如内存）。如果系统要求严格的原子性（例如，一个BURST写要么全部成功，要么全部失败），就需要从设备在最终确认成功（返回OKAY响应）前，将数据暂存在缓冲区，或者在出错时具备回滚机制。这在设计自定义从设备（如硬件加速器的配置寄存器组）时需要特别注意。

5.3 边界条件与错误处理

这是验证和调试的“重灾区”。

地址对齐错误：如果主设备发出的起始地址没有按照AxSIZE对齐（例如，ARSIZE=2要求4字节对齐，但ARADDR[1:0] != 2'b00），从设备该如何处理？协议规定，从设备可以正常处理，也可以产生错误（DECERR）。通常，连接标准内存的从设备会要求对齐，否则报错；而一些FIFO或寄存器接口的从设备可能不关心对齐。
BURST长度越界：对于FIXED BURST，长度超过16；对于INCR/WRAP BURST，长度超过256。主设备不应产生这样的请求，但从设备应将其视为错误并返回DECERR。
提前终止：从设备能否在BURST完成前提前终止？绝对不能（除非系统复位）。例如，一个读BURST中途，从设备发生错误。它不能只返回一部分数据就停止，必须继续返回剩余数据（数据内容可以是未定义的），并在最后一次传输或出错的当次传输通过RRESP报告错误。提前终止会违反协议，导致主设备永远等待RLAST而挂死。
xLAST信号错误：这是最常见的协议错误之一。主设备必须在BURST的最后一个数据置起WLAST/从设备置起RLAST。多发或少发xLAST都会导致对方状态机混乱。在验证时，必须用断言（Assertion）严格检查xLAST的出现次数是否与AxLEN一致。

6. 在FPGA与ASIC设计中的实现考量

最后，我们聊聊在硬件描述语言（如SystemVerilog）中实现AXI接口时，与BURST相关的具体设计考量。

6.1 主设备侧设计模式

设计一个发起BURST的主设备（如DMA控制器）：

状态机设计：通常需要一个状态机来管理BURST生命周期：IDLE -> ADDR_SEND -> DATA_TRANSFER -> WAIT_RESP（写操作）。在DATA_TRANSFER状态，需要一个计数器来追踪已传输的数据数量，并与AxLEN比较，以在最后一次传输时生成xLAST信号。
地址生成：根据AxBURST类型和AxSIZE，设计一个地址生成器。对于INCR，每次传输后地址累加AxSIZE；对于WRAP，需要实现边界检测和回绕逻辑。这个逻辑要小心处理，建议单独模块并充分验证。
缓冲区管理：主设备内部通常有数据缓冲区（FIFO）。需要确保缓冲区深度足以支持配置的BURST长度，避免数据上溢或下溢。例如，一个读主设备必须有一个足够深的FIFO来缓存从总线读回的一个完整BURST数据，然后才能被后端逻辑消费。

6.2 从设备侧设计模式

设计一个处理BURST的从设备（如自定义寄存器银行或连接到BRAM的接口）：

事务追踪：由于支持Outstanding，从设备需要为每个活跃的事务ID维护一个上下文（Context）。上下文至少需要记录：事务类型（读/写）、突发类型、突发大小、突发长度、当前已传输次数、下一个期望地址等。这通常用一个小的RAM或寄存器数组实现。
数据排序：对于写BURST，数据必须按顺序写入目标存储器吗？对于内存映射设备，通常需要。这意味着即使数据通道握手是乱序的（不同ID交错），从设备也需要按地址顺序处理同一ID内的数据。这可能需要一个重排序缓冲区。
性能优化：对于INCR读BURST，从设备如果预知要读取连续地址，可以提前发起预取（Prefetch），比如一次性从底层存储器（如DDR）读取一整行数据到内部缓冲区，然后快速响应主设备的读请求，这能极大降低平均读取延迟。
简化设计：AXI4-Lite：如果你的从设备非常简单（如只有几个配置寄存器），根本不需要BURST功能，那么应该选择AXI4-Lite协议。它是AXI4的子集，移除了BURST、ID、LOCK、CACHE等所有高级功能，只支持单次传输，实现起来简单得多。切记：不要用完整的AXI4接口去实现一个只支持单次传输的从设备，那是巨大的资源浪费和设计过度。

6.3 验证策略与调试技巧

基于UVM的验证：使用成熟的AXI VIP（Verification IP）可以极大地加速验证进程。VIP能自动生成符合协议的随机BURST事务，并检查从设备的响应是否符合协议。你需要重点配置VIP来覆盖各种BURST类型、长度、大小、地址对齐以及错误注入场景。

关键断言：

// 示例：检查读BURST中，RLAST信号在正确的事务传输次数后出现 property p_axi_rd_burst_last; int count; @(posedge aclk) disable iff (!aresetn) (arvalid && arready, count = arlen + 1) // 捕获突发长度 |=> (rvalid && rready, count--) // 每次数据传输递减计数 throughout (count > 0) // 在计数大于0期间 and finally (rvalid && rready && rlast && (count == 1)); // 最后count为1时出现rlast endproperty

实际调试：在FPGA上使用ILA（集成逻辑分析仪）抓取AXI信号时，如何看懂BURST？重点关注ARVALID/ARREADY握手时刻的ARLEN和ARBURST，然后追踪对应RID的RVALID/RREADY握手序列，并观察RLAST的出现位置。如果RLAST没有在预期的数据传输次数后出现，或者AxLEN与实际传输次数不匹配，就是典型的BURST协议错误。

理解AXI的BURST机制，就像掌握了芯片内部数据高速公路的交通规则。它不仅仅是协议文本里的几个比特位，更是平衡系统性能、带宽、面积和功耗的艺术。从明确需求选择正确的BURST类型，到精心设计支持Outstanding和乱序的接口，再到严谨的验证与调试，每一步都考验着设计者的功底。希望这篇从实战出发的拆解，能帮你把“AXI协议中的BURST”从一个模糊的概念，变成你手中一个清晰、可用的设计工具。

查看全文

http://www.jsqmd.com/news/1306913/