PoE 变压器漏感

PoE 变压器漏感

在 PoE 隔离电源中，变压器漏感往往是导致尖峰、EMI 和 MOSFET 应力过大的关键因素。尤其在反激拓扑里，漏感虽然无法完全消除，但必须控制在合理范围内。

什么是漏感

理想变压器中，初级产生的磁通会全部耦合到次级。实际结构中，总有一部分磁通没有耦合到另一侧绕组，这部分磁通对应的电感就是漏感。

漏感主要受绕组间距离、绕组层叠顺序、骨架尺寸、绕组宽度和绕制工艺影响。初级与次级距离越远，耦合越差，漏感通常越大。

漏感为什么会产生尖峰

在 PoE 反激电源中，MOSFET 导通时，初级电流上升；MOSFET 关断时，励磁能量转移到次级，但漏感中的能量无法立即传递出去。它会与 MOSFET 结电容、布线寄生电容形成振铃，导致漏极出现高频尖峰。

漏感储存的能量可近似表示为：

E = 1/2 × Llk × Ipk²

其中，Llk是漏感，Ipk是关断瞬间的峰值电流。峰值电流越高，漏感能量增长越快，因此高功率或大电流 PoE 设计更要重视漏感控制。

漏感过大会带来什么问题

第一，MOSFET 漏极尖峰升高，可能接近耐压极限。
第二，振铃会增加传导和辐射 EMI。
第三，RCD 吸收电路需要消耗更多能量，降低整机效率。
第四，过强的振铃还可能干扰反馈采样，使输出电压不稳定。

TI 的资料指出，反激变压器的漏感会在开关关断时形成电压尖峰，并可能带来 EMI 与器件应力问题。TI 漏感尖峰说明

怎么降低漏感

常见方法是采用分段初级绕组，例如“半初级—次级—辅助绕组—半初级”的层叠方式，让初级与次级更紧密耦合。这样可以缩短磁通路径，降低漏感。

但交错绕组也会增加初次级寄生电容，可能加重共模噪声。因此，低漏感和低共模 EMI 之间需要平衡，不能只追求一个指标。

对于已经完成的样机，可通过 RCD 吸收、TVS 钳位或有源钳位来限制尖峰。但吸收电路只能处理剩余能量，不能替代变压器本身的绕组优化。

总结

PoE 变压器漏感决定了开关尖峰、EMI 和效率的一部分表现。设计时应先优化绕组结构，再结合吸收电路和实际波形测试完成验证。