当前位置：首页 > news >正文

LTspice仿真详解：迟滞比较器电路设计与噪声抑制原理

news 2026/8/6 6:52:09

1. 项目概述：为什么需要迟滞比较器？

在模拟电路设计里，比较器是个基础但至关重要的角色。它的任务很简单：比较两个输入电压，输出一个代表高低电平的数字信号。理想情况下，我们希望它在输入电压跨越参考电压的瞬间，输出立刻翻转。但现实世界充满了噪声——电源纹波、信号线上的耦合干扰、甚至热噪声。这些微小的电压波动，在输入信号非常接近参考电压时，会引发比较器输出的反复、快速的翻转，也就是我们常说的“振荡”或“抖动”。

想象一下，你用一个简单的比较器去检测一个缓慢变化的温度传感器信号，当温度达到阈值时，控制继电器切断加热器。如果比较器没有迟滞，那么在阈值点附近，哪怕只有几毫伏的噪声，继电器就可能“噼里啪啦”地频繁通断，这不仅会损坏继电器，也让整个系统变得不可靠。这就是引入“迟滞”概念的初衷。迟滞，通俗讲就是给比较器的动作设置一个“回差”。就像家里的空调，设定制冷到26度启动，它可能到27度才开始工作，然后一直制冷到25度才停止。这个26度和25度之间的2度温差，就是迟滞。它避免了系统在设定点附近频繁启停。

这次我们用LTspice这个强大的免费SPICE仿真工具，来亲手搭建并分析一个带迟滞的比较器电路。LTspice在业界以其仿真速度和对ADI公司器件模型的良好支持而闻名，是工程师和学生进行电路探索的利器。通过这个实验，你不仅能理解迟滞的原理，更能掌握如何在LTspice中建模、仿真并优化这样一个实用电路，为实际的硬件设计打下坚实基础。

2. 电路原理与迟滞机制深度解析

2.1 基本比较器与噪声困境

一个基本的开环运算放大器或专用比较器（如LM393）就可以构成比较器。其传输特性是一条垂直的线：当同相输入端电压（V+）高于反相输入端电压（V-）时，输出高电平（VOH）；反之输出低电平（VOL）。问题在于，这条垂直线无限细。设参考电压Vref加在反相端，信号Vin加在同相端。当Vin在Vref附近时，若有噪声叠加在Vin上，使得Vin在Vref上下微小波动，输出就会随之在高、低电平间疯狂振荡。

这种振荡在示波器上观察输出，会看到边沿处有密集的毛刺；如果驱动的是数字逻辑或功率器件，会导致逻辑错误或额外的开关损耗。因此，对于任何处理缓慢变化或噪声环境信号的比较应用，基本比较器电路都是不合适的。

2.2 引入正反馈构建迟滞

解决之道是引入正反馈，将一部分输出电压反馈回同相输入端。这样，比较器的参考电压就不再是固定的，而是根据当前输出状态动态变化的。我们以一个经典的“反相迟滞比较器”（也称为施密特触发器）为例进行分析。

电路拓扑：假设我们使用一个通用运算放大器（如LTspice库中的opamp）或比较器模型。信号Vin连接至运放的反相输入端（-）。运放的输出端Vout通过一个电阻R2连接到同相输入端（+），同时，同相输入端还通过另一个电阻R1连接到一个固定的参考电压Vref。这就是全部。

工作原理与阈值计算：这里的关键是理解同相输入端电压（V+）不再是固定的Vref，而是Vout和Vref共同作用的结果。运用叠加定理：

当Vout为高电平VOH时，Vref的作用被削弱，V+的电压会高于Vref。
当Vout为低电平VOL时，Vref的作用被增强，但Vout（低电平）会拉低V+，使其低于Vref。

具体计算两个阈值电压（Vth_high 和 Vth_low）：

上限阈值电压（Vth_high）：当输出为高电平VOH时，比较器翻转的临界点。此时Vin（接反相端）需要上升到等于此时的V+。设此时V+ = V+high。 [ V+{high} = V_{ref} \cdot \frac{R2}{R1+R2} + V_{OH} \cdot \frac{R1}{R1+R2} ] 由于翻转时 Vin = V+high，所以： [ V{th_high} = V+{high} = \frac{R1 \cdot V{OH} + R2 \cdot V_{ref}}{R1 + R2} ]
下限阈值电压（Vth_low）：当输出为低电平VOL时，比较器翻转的临界点。此时Vin需要下降到等于此时的V+。设此时V+ = V+low。 [ V+{low} = V_{ref} \cdot \frac{R2}{R1+R2} + V_{OL} \cdot \frac{R1}{R1+R2} ] 同理： [ V_{th_low} = V+{low} = \frac{R1 \cdot V{OL} + R2 \cdot V_{ref}}{R1 + R2} ]
迟滞电压（Vhys）：两个阈值之间的电压差。 [ V_{hys} = V_{th_high} - V_{th_low} = \frac{R1}{R1+R2} \cdot (V_{OH} - V_{OL}) ]

从公式中我们能得到几个重要结论：

迟滞电压与（VOH - VOL）成正比：输出摆幅越大，能获得的迟滞也越大。专用比较器（如LM393，开集输出，需上拉电阻）的VOL接近0V，VOH由上拉电压决定，因此可以通过选择上拉电压来调节迟滞范围。
迟滞电压由电阻分压比 R1/(R1+R2) 决定：R1相对于R2越大，正反馈越强，迟滞电压越宽。但R1过大，会使输入阻抗降低，可能影响前级信号源。
中心点由Vref和电阻共同决定：两个阈值的中心点（(Vth_high + Vth_low)/2）并不严格等于Vref，除非VOH和VOL关于Vref对称。在实际设计中，我们需要根据检测信号的范围来合理选择Vref和电阻值，以将阈值窗口“放置”在正确的位置。

注意：上述分析基于理想运放/比较器模型，忽略了输入偏置电流等非理想因素。在LTspice中，我们可以使用更真实的模型来观察这些因素的影响。

2.3 另一种配置：同相迟滞比较器

除了反相配置，也可以构建同相迟滞比较器，即将信号Vin接同相端，而反相端接地或另一个参考电压，并通过电阻网络引入正反馈。其分析方法类似，但传输特性曲线是“向右开口”的。选择反相还是同相配置，通常取决于你希望输出翻转的方向与输入信号变化方向的关系，以及电路布局的便利性。

3. LTspice仿真环境搭建与模型选择

3.1 启动与界面概览

打开LTspice，新建一个电路图（Schematic）。界面主要分为菜单栏、工具栏、绘图区和状态栏。对于这个实验，我们最常用的是“Component”（F2）放置元件、“Wire”（F3）画线、“Label Net”（F4）标注网络名、“Run”（运行仿真）按钮和“.op”直流操作点分析工具。

3.2 关键元件选取与参数设置

比较器/运放模型：
- 方案A（简单快速）：按下F2，输入opamp，选择第一个通用运放模型。这是一个高度简化的理想模型，没有压摆率、带宽限制，非常适合快速验证迟滞逻辑。将其电源引脚（通常默认已连接全局的Vcc和Vee）连接到你的电源，例如Vcc=5V，Vee=0V或-5V。
- 方案B（更贴近现实）：按下F2，输入LT，会弹出ADI公司的大量器件模型。你可以选择一个真实的比较器，例如LTC6752（高速比较器）或通用型LT1719。使用真实模型可以仿真传播延迟、压摆率等实际特性，但仿真速度可能稍慢。对于初次实验，建议先用opamp。
- 方案C（专用比较器行为模型）：你可以使用一个电压控制开关（Sw）加一些电阻电容来构建一个最简单的比较器行为模型，但这对于理解迟滞原理并非必要。LTspice库中的Comparator子目录下也有一些行为模型。
电阻与电源：
- 电阻：F2，输入res。双击电阻修改其值，例如R1=10k，R2=100k。这个比例将决定迟滞宽度。
- 电压源（用于Vref和Vin）：
  - Vref（固定参考）：F2，输入voltage。放置一个电压源，双击它，将DC value设为你的参考电压，例如2.5V。
  - Vin（输入信号）：我们需要一个变化的信号来测试。放置另一个电压源，双击它，这次我们使用分段线性源或正弦波源。
    - 分段线性源（PWL）：在“Advanced”选项中，选择PWL。你可以输入类似0 0 1m 0 2m 5 3m 5 4m 0的语句，表示在0秒时为0V，1ms时仍为0V，2ms时上升到5V，3ms时保持5V，4ms时回到0V。这可以模拟一个方波或三角波。
    - 正弦波源（SINE）：选择SINE，设置偏置（DC offset，例如2.5V）、幅度（Amplitude，例如2V）、频率（Freq，例如100Hz）。这可以模拟一个在阈值附近波动的信号。
接地：非常重要！每个电路都必须有参考地。按F2，输入ground或gnd，放置接地符号。确保所有电压源的一端、运放的负电源端（如果使用单电源）等都正确接地。

3.3 仿真指令设置

在绘图区空白处右键，选择“Edit Simulation Cmd”。

瞬态分析（.tran）：这是我们观察波形、验证迟滞行为最主要的方式。在“Transient”标签页，设置仿真停止时间（Stop Time），例如10m表示10毫秒。如果输入信号频率是100Hz，10ms可以包含1个完整周期。设置最大时间步长（Maximum Timestep）为1u（1微秒）或更小，可以获得更光滑的波形。
直流扫描分析（.dc）：用于直接绘制传输特性曲线（Vin-Vout曲线）。选择“DC sweep”。将“Source”设为你的输入电压源Vin，设置扫描范围，例如从0到5，步进0.01。点击“Run”，然后添加绘图（Add Trace），选择V(out)。你将看到一条具有明显回环的曲线，这是迟滞最直观的体现。

4. 完整仿真实验步骤与波形分析

我们以一个具体实例进行。目标：设计一个反相迟滞比较器，中心阈值约在2.5V，迟滞宽度约1V。采用单电源+5V供电，理想运放模型（VOH≈5V， VOL≈0V）。

4.1 电路搭建

放置一个opamp。
放置电阻R1=20k，R2=100k。根据公式，迟滞电压Vhys = (20k/(20k+100k)) * (5V-0V) ≈ 0.833V。
放置电压源Vref，设为2.5V。连接：Vref一端接地，另一端接R1（20k）的一端。R1的另一端接运放同相输入端（+）和R2（100k）的一端。R2的另一端接运放输出端Vout。
放置输入电压源Vin。我们先用一个三角波来清晰展示迟滞。双击Vin，选择PWL，输入：0 0 5m 5 10m 0。这表示一个从0V到5V再回到0V的三角波，周期10ms。
将Vin的正极接运放反相输入端（-），负极接地。
放置电源：Vcc=5V连接到运放的正电源引脚（如果模型有显示），Vee=0V（或接地）连接到负电源引脚。对于理想opamp，有时电源引脚是隐藏的，默认连接全局变量，我们可以在别处定义Vcc和Vee的电压源。
在输出端Vout放置一个网络标签（按F4，输入Vout），方便绘图。
在绘图区放置接地符号，确保所有必要点接地。

4.2 运行瞬态仿真并解读波形

右键编辑仿真指令，选择.tran 12m（仿真12毫秒，略长于一个三角波周期）。
点击运行按钮。仿真结束后，会弹出波形窗口。
在波形窗口，右键Add Trace，添加V(Vin)和V(Vout)。
观察波形：
- Vin（绿色三角波）从0V开始上升。
- Vout（红色方波）初始状态可能是高或低，取决于仿真起始点。我们关注翻转点。
- 当Vin上升时，Vout保持初始状态（假设为高电平5V）。此时同相端电压V+ = (20k5V + 100k2.5V)/(120k) ≈ 2.92V。这就是上限阈值Vth_high。
- 当Vin上升到超过2.92V时，反相端电压超过同相端，输出翻转为低电平0V。
- 输出变为0V后，同相端电压立刻变为V+ = (20k0V + 100k2.5V)/(120k) ≈ 2.08V。这就是下限阈值Vth_low。
- 此后Vin继续上升到5V然后下降。当Vin下降到2.08V时，反相端电压低于同相端，输出再次翻转为高电平5V。
- 如此循环。你可以用光标工具（点击波形窗口顶部的“Cursor”按钮）精确测量Vout翻转时对应的Vin电压值，应该非常接近我们计算的2.92V和2.08V，迟滞宽度约0.84V。

这个波形清晰地展示了迟滞的作用：输入信号必须跨越一个更高的门槛（Vth_high）才能将输出拉低，而一旦拉低，必须回退到一个更低的门槛（Vth_low）才能再次拉高。这个“回差区域”有效地屏蔽了阈值附近的噪声。

4.3 运行直流扫描验证传输特性

回到原理图，将Vin的PWL源暂时改回一个普通的直流电压源（DC value先任意设，比如0V）。
编辑仿真指令，选择.dc分析，扫描源Vin，从0到5，步进0.01。
运行仿真。在波形窗口，Add Trace，输入V(Vout)。
你将看到一条“滞回曲线”：当Vin从0V开始增加时，Vout保持高电平，直到Vin约2.92V时，Vout突然跳变为低电平。然后，当Vin从5V开始减小时，Vout保持低电平，直到Vin约2.08V时，Vout才跳回高电平。曲线形成了一个逆时针方向的矩形回环。这个图形是迟滞比较器的“指纹”。

4.4 加入噪声测试鲁棒性

为了更生动地展示迟滞的优势，我们可以修改Vin信号，使其包含噪声。

双击Vin电压源，在“Advanced”中，选择SINE源。设置DC offset=2.5V，Amplitude=0.5V，Freq=100Hz。这表示一个中心在2.5V，幅值0.5V的正弦波。
为了添加噪声，我们需要一个噪声电压源与正弦波串联。更简单的方法是使用BV（行为电压源）或修改源的定义。一个快捷方式是使用PWL文件配合随机数，但较复杂。对于演示，我们可以用两个源串联：一个SINE源（如上设置）和一个VOLTAGE源（选择PWL，手动输入一段随机小波动，或者用white()函数，但LTspice标准版对white支持有限）。
更实用的方法：我们直接观察无迟滞和有迟滞的对比。先搭建一个无迟滞的比较器作为对照：复制整个电路，移除R2（正反馈电阻），直接将运放同相端连接到Vref（2.5V）。给两个电路的输入接同一个正弦波源（DC offset=2.5V, Amplitude=0.2V, Freq=100Hz）。这个正弦波峰值在2.7V，谷值在2.3V，刚好在2.5V参考电压上下波动。
运行瞬态仿真（例如.tran 50m）。观察两个输出波形：
- 无迟滞比较器：输出Vout会在输入正弦波每次穿过2.5V时翻转。由于正弦波是连续变化的，在2.5V附近，即使没有额外噪声，输出也会产生一个与输入同频率的方波。如果实际信号含有高频噪声，翻转将更加频繁和杂乱。
- 有迟滞比较器：设置R1=20k， R2=100k， Vth_high≈2.92V， Vth_low≈2.08V。我们的输入正弦波峰值2.7V < Vth_high，谷值2.3V > Vth_low。因此，在整个周期内，输入信号始终无法触发任何一个阈值，输出将保持一个固定的状态（高或低），完全无视输入在中心值附近的波动！这就是迟滞提供的噪声容限。

5. 核心参数计算、选型与优化实践

5.1 如何根据需求确定电阻值？

设计迟滞比较器，通常是从系统需求出发的。已知条件可能包括：

Vth_high和Vth_low（直接给出阈值窗口）。
中心电压Vcenter和迟滞宽度Vhys（因为Vth_high = Vcenter + Vhys/2,Vth_low = Vcenter - Vhys/2）。
输出高电平VOH和低电平VOL。
参考电压Vref（可能是由电阻分压网络产生的）。

设计步骤示例：需求：检测电池电压，当电压高于4.2V时输出低电平报警，低于4.0V时恢复。系统采用单电源3.3V供电，使用开漏输出比较器（如LM393），VOL≈0V， VOH由上拉电阻决定，设为3.3V。Vref由电阻分压得到，希望尽量简单。

计算中心电压和迟滞：Vcenter = (4.2+4.0)/2 = 4.1V，Vhys = 4.2 - 4.0 = 0.2V。
选择Vref：为了简化，常取Vref = Vcenter。但根据公式，Vref并不严格等于Vcenter。我们先按Vref=4.1V计算。
列方程：根据公式Vth_high = (R1*VOH + R2*Vref)/(R1+R2)和Vth_low = (R1*VOL + R2*Vref)/(R1+R2)。代入数值：4.2 = (R1*3.3 + R2*4.1)/(R1+R2)，4.0 = (R1*0 + R2*4.1)/(R1+R2)。
解方程：从第二个方程可得：4.0*(R1+R2) = 4.1*R2=>4.0R1 + 4.0R2 = 4.1R2=>4.0R1 = 0.1R2=>R2 = 40*R1。代入第一个方程：4.2 = (R1*3.3 + 40R1*4.1)/(R1+40R1) = (3.3R1 + 164R1)/(41R1) = 167.3/41 ≈ 4.0805V。这与目标4.2V有偏差。
迭代调整Vref：因为VOH和VOL不对称，Vref需要调整。我们可以利用公式Vcenter = (Vth_high+Vth_low)/2 = (R1*(VOH+VOL)/2 + R2*Vref)/(R1+R2)。我们希望Vcenter=4.1V。设R2 = k*R1。代入：4.1 = (R1*(3.3+0)/2 + k*R1*Vref)/(R1+k*R1) = (1.65 + k*Vref)/(1+k)。同时，Vhys = 0.2 = R1/(R1+R2)*(3.3-0) = 1/(1+k)*3.3。由第二个式子：0.2(1+k) = 3.3=>1+k = 16.5=>k = 15.5。代入第一个式子：4.1 = (1.65 + 15.5*Vref)/(1+15.5) = (1.65+15.5Vref)/16.5。解得：4.1*16.5 = 1.65 + 15.5Vref=>67.65 = 1.65 + 15.5Vref=>Vref = (66)/15.5 ≈ 4.258V。
选择标准电阻值：取R1=10k，则R2=15.5*10k=155k。最接近的标准E96系列电阻为154k或158k。选择R2=158k，重新代入公式验算阈值，会发现略有偏差，但在许多应用中是可接受的。如果需要精确，可以使用可调电阻或软件校准。

实操心得：在实际工程中，如果对阈值精度要求高，通常会用精密电阻分压网络产生Vref，并且使用低失调电压的比较器。计算时，利用Excel或Python写个小脚本进行迭代求解和灵敏度分析（电阻容差对阈值的影响）是非常高效的做法。

5.2 运放与比较器的选择考量

专用比较器 vs 通用运放：虽然运放可以当比较器用，但在要求高速、大差分输入电压的场合，应选择专用比较器。比较器通常有更快的传播延迟（Propagation Delay）和压摆率（Slew Rate），输出级为开集或开漏，方便电平转换。运放用作比较器时，内部频率补偿会导致响应慢，且长时间工作在线性区可能发热或损坏。
推挽输出 vs 开集/开漏输出：推挽输出（如许多CMOS比较器）可以直接驱动数字逻辑。开集/开漏输出（如LM393）需要外接上拉电阻到所需的高电平电压，这带来了灵活性（可以上拉到不同于芯片电源的电压），但也引入了上拉电阻对上升时间的影响。
电源电压与输入共模范围：确保所选器件的工作电压范围覆盖你的系统电源。同时，检查其输入共模电压范围是否包含你的Vref和Vin的预期范围。有些比较器允许输入电压超过电源轨（Beyond-the-Rails）。
LTspice模型选择：对于初步设计，用opamp或comparator行为模型足够。进行更真实的时序和稳定性分析时，务必从LTspice库中加载具体型号的器件模型（如LT1719），并仔细阅读其数据手册，在仿真中配置正确的电源、使能引脚等。

5.3 正反馈电阻取值的影响与折衷

电阻取值大小：
- 值太小（如1kΩ以下）：会从输出端汲取较大电流，增加运放/比较器的负载，可能影响输出摆幅和速度。同时，流经R1的电流也会变大，如果Vref由高阻抗源提供，会引入误差。
- 值太大（如10MΩ以上）：电路对杂散电容敏感，容易引入不稳定或延迟。同时，比较器的输入偏置电流会在这些大电阻上产生不可忽略的失调电压。
- 推荐范围：通常选择几十kΩ到几百kΩ之间。这是一个在功耗、速度、抗噪声能力和偏置电流影响之间的良好折衷。例如，R1=10k~100k， R2=100k~1M是常见选择。
电阻比例与迟滞宽度：迟滞宽度Vhys与R1/(R1+R2)成正比。如果需要很小的迟滞（如几mV），R2需要远大于R1，这可能使电阻值超出合理范围。此时可以考虑在反馈路径中加入一个与R2串联的小电容（几pF到几十pF），在直流下保持高迟滞，在高速跳变时通过电容耦合减弱正反馈，但这属于频率补偿范畴，需谨慎设计。

6. 高级话题与常见问题排查

6.1 迟滞环的不对称性

在仿真或实测中，你可能会发现上升阈值和下降阈值的实测值与理论计算有微小偏差，或者迟滞环不是完美的矩形。这通常源于：

输出饱和电压非理想：理论计算假设VOH=Vcc， VOL=0V。实际芯片的VOH会比Vcc低一个晶体管饱和压降（如0.1-0.5V），VOL也会比地高一点（几mV到几十mV）。在精密应用中，需要使用数据手册中的典型值或最大值进行计算。
输入失调电压（Vos）：比较器两个输入端之间存在固有的电压偏差。这相当于在其中一个输入端串联了一个小电压源。它会等量地平移整个迟滞窗口。例如，若Vos=+2mV，则Vth_high和Vth_low都会增加2mV。
输入偏置电流（Ib）：电流流入/流出输入端，会在串联电阻上产生压降。在我们的电路中，同相输入端的等效电阻是R1//R2。偏置电流在此电阻上的压降会引入附加的失调。
仿真模型非理想性：LTspice中的高级模型包含了这些非理想因素。切换到更真实的模型（如LT1719）进行仿真，可以观察到这些影响。

排查与应对：

在LTspice中，使用.op直流工作点分析，查看在输出高和输出低两种状态下，同相输入端的实际电压，这与手工计算值对比。
对于高精度应用，选择低Vos、低Ib的精密比较器，如LTC6702。
在计算中代入实际的VOH、VOL、Vos值。

6.2 响应速度与动态问题

迟滞比较器在切换时，正反馈会加速翻转过程，这是一个再生过程，通常比无迟滞比较器更快。然而，动态性能仍受限于：

传播延迟：从输入跨越阈值到输出变化达到50%点的时间。在LTspice中，可以用.tran仿真，然后使用光标测量时间差。
压摆率限制：如果输出需要驱动容性负载（如长导线、另一级电路的输入电容），压摆率可能成为限制因素，导致边沿变缓。
过冲与振铃：如果电路布局不当，存在寄生电感和电容，可能在输出跳变时引起振铃。在LTspice中，可以在输出端添加一个小电容（如10pF）到地来模拟负载，观察波形。

优化建议：

在输出端串联一个小电阻（如22-100Ω），再连接容性负载，可以阻尼振铃。
确保电源引脚有良好的去耦电容（0.1uF陶瓷电容紧靠芯片）。
对于极高速应用，需选用传播延迟纳秒级的高速比较器，并严格遵循高速PCB布局规则。

6.3 单电源与双电源供电

单电源供电：如前面例子，Vcc=+5V， Vee=0V（GND）。输入信号和参考电压必须在电源轨范围内（0-5V）。许多现代比较器支持“轨到轨”输入和输出。
双电源供电：Vcc=+5V， Vee=-5V。这样，输入和输出可以处理负电压。阈值计算原理不变，但VOH和VOL通常是正负对称的（如+4.5V和-4.5V）。这允许检测围绕0V变化的信号。

一个重要陷阱：使用运放作为比较器在单电源供电时，如果输入电压接近或低于负电源轨（0V），内部输入级晶体管可能进入非正常工作状态，导致输出异常或损坏。专用比较器通常具有更宽的输入共模范围。

6.4 常见故障仿真与排查

在LTspice中，可以故意设置一些故障来学习排查：

无迟滞（输出振荡）：症状：输入缓慢变化时，输出在阈值点附近产生多个脉冲。排查：检查正反馈回路是否连通。测量同相输入端电压，看它是否随输出变化。可能是R2断路或虚焊。
阈值错误：症状：翻转点电压与计算值相差很大。排查：
- 检查电阻值是否准确（色环读错？）。
- 检查Vref电压是否准确（用电压表测）。
- 检查运放/比较器电源是否正常。
- 在LTspice中，检查模型参数（特别是输出高/低电平）。
输出电平不正确：症状：输出高电平达不到Vcc，或低电平不为0。
- 对于开集输出，检查上拉电阻是否连接，阻值是否合适（太小耗电，太大则上升沿慢）。
- 检查负载是否过重（下拉电流太大）。
- 查看数据手册的输出电流能力。
仿真不收敛或报错：在LTspice中，如果电路中有非常陡峭的跳变，仿真器可能报错。可以尝试：
- 在仿真指令中，勾选“Skip initial operating point solution”（跳过初始工作点求解，UIC选项）。
- 减小仿真最大时间步长（Max Timestep）。
- 在比较器输出端添加一个很小的RC缓冲（如1kΩ串联1nF到地），给仿真器一个有限的上升/下降时间。