FPGA应用开发和仿真【3.3】

7.1.4 离散量化信号的信噪比

不失一般性，考虑一个幅度为1、频率为1的正弦信号a（t）=sin（2πt），经过采样周期Ts的采样离散化之后，如果被DAC以零阶保持特性输出，将得到信号：

如果还经过分辨力δ的量化，取最接近的量化阶梯，将得到信号：

其中 符号表示取最接近自变量的整数。显然，信号x（t）与原信号a（t）存在偏差：

这个偏差也称为量化噪声。

图7-6所示是Ts=0.05、δ=0.05时a（t）、x（t）和e（t）的波形。

显然，Ts越小，δ越小，DAC输出信号的偏差越小，这些偏差在频域中主要是上节所述的频谱镜像。虽然可以通过模拟滤波器滤除大部分，但这就是系统设计者需要考虑的数字系统复杂度和模拟系统复杂度的平衡问题了。采样率越大，量化分辨率越大，DAC输出的量化噪声越小，对模拟重构滤波器的要求越低，但数字系统复杂度高；而如果降低数字系统复杂度，降低采样率和量化分辨率，对模拟重构滤波器的要求就会变高。

图7-6 信号的量化误差

a（t）的能量和e（t）的能量之比，称为这个单频信号的信噪比：

7.2 数值计算

7.2.1 乘法

在FPGA中做乘法，使用乘法运算符“*”即可，前面已有很多例子了。如果是变量和变量的乘法，FPGA编译工具会根据情况选择使用专用乘法单元（如果有）或者使用通用逻辑单元实现。

如果是变量和常量的乘法，常用移位求和的方法：

其中“>>>”和“<<<”分别为算术右移和算术左移运算符。

考虑常量b=0b0.0111，如果直接用上式计算：

共需要3次移位和3次加法。而b=0b0.0111=0b0.1-0b0.0001，所以：

仅使用两次移位和两次加法（减法同加法）。

再比如：0b1011100111=0b10100101001，“1”位表示减去该位的权，这种二进制数值表达法称为CSD表达。依据常量的CSD表达来进行移位加减，计算变量与常量之积的乘法器称为CSD乘法器，CSD乘法器比直接移位相加在数量上平均节省1/3的加法器。

遇到变量和常量乘法，FPGA工具一般会自行使用通用逻辑单元来实现CSD乘法器，仍然是一个乘法运算符“*”即可。

使用乘法运算符“*”实现的乘法器，无论是专用乘法单元实现的还是通用逻辑单元实现的，都主要是组