原理图
- 输入电容耐压100V ，输出电压5V，电容考虑额定电流大小
- 旋转器件： 空格
- 放置导线： w键
- 网络标识-> vcc -> 可以通过 tab键改成VIN
- 编辑器件-> 栅格尺寸0.05-> 调整引脚
- 非链接标识 -> 空引脚(高电平)
- x 水平翻转 y竖直翻转
pcb
- 更新转换原理图
- 板框层 -> 70 * 40 后面改成60 * 36
- m3接线柱子离直角中心3mm * 3mm
- 板框的圆角半径选择2，进行倒角操作
- 0欧电阻连接模拟地和数字地，两边分开铺铜
原理
$$ q = u *c$$
$$I =C * \frac{\mathrm{d}u}{\mathrm{d}t}$$
$$ q_c(t) = \int_{t_0}^{t} i_c(\xi) ,d\xi $$
$$ u_c(t) = \frac {1}{c} \int_{t_0}^{t} i_c(\xi) ,d\xi $$
电荷和电压在电容换路的时候保持不变，电容可以当成是一个电压源，相当于开路
$$ \psi_c(t) = \int_{t_0}^{t} u_c(\xi) ,d\xi $$
$$ I_L(t) = \frac {1}{L} \int_{t_0}^{t} u_L(\xi) ,d\xi $$
磁通链和电流在换路的时候保持不变，电感可以当成是一个电流源，相当于短路
当一个方波信号输入的时候
-
功率回路 尽量短粗，保持较小的环路面积，减小对外辐射噪声影响
-
输入电流不连续，输入的交流噪声，寄生电感引起的噪声超过耐压，影响芯片的逻辑单位 + 一个去耦电容，小于40mil
-
sw开关源，噪声节点，不要打过孔，避免噪声带到其他层
-
铺铜面积和过孔会影响到pcb的散热和通流能力，在VIN，VOUT，GND打过孔
-
自举电容 电路布线20mil即可 FB反馈电路电压很低0.6-0.8V，易于噪声和纹波干扰
-
根据芯片过电流能力确定布线的粗细，MPU4560最大过电流能力2A，布线至少40mil以上
-
放置->过孔->tab键修改网络，2A电流4-6个过孔。填充区域多边形，右键取消，网络是VIN网络
-
设计-> 设计规则->发散(此时电容铺铜十字连接，易虚焊)，连接方式改成直连，然后重建铺铜，快捷键shift+B。
-
电感一体化成型，干扰小，但是还是用禁止区域框选电感，禁止选项选铺铜，重建铺铜区域
-
清除后需要重新确认GND能不能从铺铜区域出去
-
上层器件是贴片封装，用过孔把上层的GND连接到下层板，然后把输入输出铺铜倒角->重建铺铜
-
丝印 -> 文本-> 顶层丝印层
-
增加泪滴，工具-> 新增，全部，圆弧 -> 重建铺铜
-
alt + b 底层 alt + t 顶层 alt + w 连线
pcb 下单
- 生产稿 不需要
- 出货方式 单片
- 选颜色，smt不需要，都不用需要
- 领卷 ， 下单前技术员必看，进入下单平台
修改封装
编辑器件 应用于全工程，选择线条，封装的粗线先动，再修改下面的导线
四层板
-
每个走线层有一个相邻的参考层，顶层->GND 底层->电源层 GND和电源层放一起，加大耦合电容
-
选择阻抗90，线距 嘉立创最小为3mil 推荐大于6mil 差分走线两线为一组，考虑线距
-
生成工程，然后右键添加四个文件 原理图库，原理图，pcb库，pcb
-
A-A 对齐
-
阵列式粘贴 主增量位号 次增量名称
-
pcb 封装只需要修改TOP层形状，尺寸
-
工程选项，放置-> 指示， 非通用标识
-
移动m 裁剪 EK
-
pcb JS 查找 TM 复位
-
器件阵列排布 器件摆放 选中 画出来的图 矩形区域排列 IQL
-
画出来一个板框
-
EOS 设置原点 ds 确定板框大小 pd 测量
-
层叠设计 添加 负片层 第二层：GND02 第三层 : PWR03
-
垂直分割
等长
- 小波浪，高度差小于2倍间距
- 波浪长度大于3w