RDMA设计38：寄存器功能验证与分析

本博文主要交流设计思路，在本博客已给出相关博文160多篇，希望对初学者有用。注意这里只是抛砖引玉，切莫认为参考这就可以完成商用IP设计。

在 RoCE v2 高速数据传输系统中，用户要实现对系统功能的控制，需要通过 AXI-Lite接口访问系统控制模块的响应寄存器。而在验证平台中，AXI-Lite 接口与 AXI-Lite Complexes对接，因此可以直接编写测试用例来对寄存器功能进行仿真。由于DUT中寄存器数量较多，这里用全局计数寄存器为例说明寄存器功能验证过程。对于寄存器的仿真需要考虑寄存器初始值、读写属性及寄存器功能。下面对全局计数寄存器进行介绍。

全局计数寄存器是一个 64bit 位宽的只读寄存器，初始值为 0，当系统不处于复位状态时，每经过一个时钟周期全局计数寄存器的值加一，当计数器满后，应该自动翻转为 0，实现计时器功能。对于全局计数寄存器的验证设计如表1 所示 ：

表1 全局计数寄存器的验证步骤

B站已给出相关性能的视频，如想进一步了解，请搜索B站用户：专注与守望

https://www.bilibili.com/video/BV1mPV5eCE8z/?spm_id_from=333.337.search-card.all.click&vd_source=c355545d27a44fe96188b7caefeda6e7