一生一芯F阶段解答

一生一芯F阶段问题汇总

声明:为了学术诚信，.circ文件不上传，但是尽可能阐述清楚原理。后面的semu难度较大，大家可以参考这份开源项目（https://gitcode.com/open-source-toolkit/dde87/blob/main/README.md）

F3 数字电路基础

De morgan 定律，搜索一下这个easy

下方并联nMOS,任意一个导通就形成下拉，Y输出0。这是一个或非门

第一题电路加个反相器既可

通过那个现有的与门构建需要12个晶体管

我加了个使能端，主要是为了方便扩展，当译码超过0000_1111后直接停一个2_4

有两种思路，一种是把对应真值表列举出来然后化简，这种电路简单。
当然也可以简单粗暴点。
我的思路是：
首先对应的数码管结构01010这种关系写出来，举个例子很快就能理解：0:1111_110,那么译码到0时候只要把这对应位的地方拉高既可，这个重任交给或门既可。
十六进制同理，就不发了。
![
**

半加器HA:

全加器FA:

四位用的是行波加法器

（反码补码easy）

这个题目怪怪的，不应该介绍完源码，补码这些后再来吗？我感觉是我理解错了，我搭建的是输入A,B（带符号位）

检测表如下:有两种法子检测，我用xor cn cn-1的

下面都是时序电路

都比较简单，来看最后几个

计数器：

求和电路：

时钟（想到行波计数器，然后就这样干了）：

后面两个是SCPU和SEMU，可以参考：https://gitcode.com/open-source-toolkit/dde87/blob/main/README.md） （建议学习他的CONTROL模块，只是参考，指令实现的不一样，还要自己改，当然也没有vga控制）
附上最后成功结果：
scpu:

semu:

支持VGA所需的两个模块：

坐标解析：

地址区分：