克拉克变换 + 帕克变换
VSG预同步模型
当虚拟同步发电机遇上预同步：一场电力系统的优雅共舞
VSG预同步模型
新能源并网最头疼的问题之一，就是如何让逆变器像传统发电机一样"温柔"地接入电网。VSG（Virtual Synchronous Generator）技术的出现让逆变器学会了模仿同步发电机的“脾气”，而预同步（Pre-synchronization）就是这个过程中的关键仪式——就像让两个陌生人先对好暗号再握手。
相位差检测：电网的"心跳监测仪"
预同步的第一步是捕捉电网和VSG输出电压的相位差。来看一段实际工程中常用的dq变换代码片段：
class PhaseDetector: def __init__(self, grid_voltage, vsg_voltage): self.grid_dq = self.abc_to_dq(grid_voltage) self.vsg_dq = self.abc_to_dq(vsg_voltage) def abc_to_dq(self, voltage): alpha = (2/3)*voltage.a - (1/3)*(voltage.b + voltage.c) beta = (np.sqrt(3)/3)*(voltage.b - voltage.c) theta = self.get_grid_theta() # 实时获取电网相位 d = alpha * np.cos(theta) + beta * np.sin(theta) q = -alpha * np.sin(theta) + beta * np.cos(theta) return d, q def phase_error(self): # q轴分量差反映相位偏差 return self.vsg_dq[1] - self.grid_dq[1]这里的魔法在于：当两个电压完全同步时，它们的q轴分量差趋近于零。通过持续追踪这个差值，我们就像拿着相位差测量仪实时监控电网和VSG的"心跳节奏"。
频率调节：让VSG学会"踩点"
检测到相位差后，需要动态调整VSG的输出频率。下面这段调节器代码体现了经典的比例-积分控制思想：
class FrequencyRegulator { public: void update(float phase_error, float dt) { // 比例项：快速响应 float P = Kp * phase_error; // 积分项：消除稳态误差 integral += Ki * phase_error * dt; // 限幅防止积分饱和 integral = clamp(integral, -MAX_INTEGRAL, MAX_INTEGRAL); // 输出频率修正量 delta_freq = P + integral; } private: float Kp = 0.5; // 比例系数 float Ki = 0.1; // 积分系数 float integral = 0; };这个调节器的工作原理类似DJ打碟时的速度微调——当发现两个声轨节奏有偏差时，既需要立即调整转盘速度（比例项），也要积累微小偏差进行补偿（积分项）。参数Kp和Ki的选取就像调节DJ的"手感"，太大容易过冲，太小则响应迟钝。
电压匹配：不只是相位的事
别以为对好相位就万事大吉，电压幅值不匹配照样会擦出"火花"。一段典型的幅值控制代码长这样：
function [V_ref] = voltage_control(V_grid, V_vsg) persistent V_err_integral; if isempty(V_err_integral) V_err_integral = 0; end V_err = V_grid - V_vsg; V_err_integral = V_err_integral + V_err * 0.02; % 20ms控制周期 % 带遗忘因子的积分防止过调 V_err_integral = 0.99 * V_err_integral; V_ref = 1.0 + 0.8 * V_err + 0.2 * V_err_integral; end这里采用带有遗忘因子的积分控制，就像给电压调节装了个"防抖云台"。当检测到电压差时，控制器既会立即补偿大部分偏差（0.8的比例系数），也会积累小部分长期偏差（0.2的积分系数），同时通过0.99的遗忘因子避免积分项无限累积导致震荡。
并网时刻：优雅的临门一脚
当相位差、频率差、电压差都满足阈值时，真正的物理连接才会发生。工程中常用的触发条件判断可能是这样的：
if (abs(phase_error) < 0.05 and # < 0.05弧度 abs(freq_diff) < 0.2 and # < 0.2Hz abs(voltage_diff) < 0.03): # < 3% close_breaker() log("并网成功！同步偏差：相位{:.3f}rad，频率{:.2f}Hz，电压{:.1%}" .format(phase_error, freq_diff, voltage_diff)) else: adjust_sync_params() # 继续微调参数这个判断逻辑就像跳水比赛的入水评判——必须同时满足多个维度的指标才能获得高分（成功并网）。阈值设置需要在安全性和响应速度之间找平衡，太严苛会导致反复尝试，太宽松则可能引发冲击电流。
从代码实现的角度看，VSG预同步就像在写一个实时运行的协奏曲程序：相位检测是乐谱识别，频率调节是指挥家的节拍器，电压控制是乐器的调音师，最终在精确的时刻触发合奏指令。那些看似枯燥的控制算法，本质上都是在教会电力电子设备如何像人类艺术家一样默契配合。